Pneumatico È UN.(IO.ndustriale. S.tandart. UN.rosecture) è in realtà un pneumatico standard per IBM PC / in personal computer e compatibile con loro. Pneumatico EISA.Con il quale un certo numero di aziende ha prodotto personal computer, cedette il posto al bus PCI ed è attualmente utilizzato raramente.

Le principali differenze del pneumatico ISA personal computer IBM PC / A partire dal suo predecessore - I pneumatici per computer IBM PC / XT sono i seguenti:

al bus Computers ti consente di utilizzare su schede esterne come dispositivi di ingresso / uscita a 16 bit e memoria a 16 bit;

il ciclo di accesso a memoria a 16 bit su una scheda esterna può essere effettuata senza inserire orologi di attesa;

il volume della memoria indirizzata direttamente su schede esterne può raggiungere 16 MB;

la tariffa esterna può diventare l'host (max) sul pneumatico e accedere in modo indipendente tutte le risorse sia sul pneumatico che sulla scheda madre.

Quando si descrive il bus, è consigliabile inviare un computer come costituito da una scheda madre (scheda madre) e tavole esterne che interagiscono con l'altro e le risorse della scheda madre attraverso un pneumatico. Tutti i dispositivi passivi (incapaci di diventare attività) sul bus possono essere suddivisi in due gruppi - memoria e dispositivi di ingresso / uscita (porte). I cicli di accesso per ciascuno dei gruppi differiscono l'uno dall'altro sia da caratteristiche temporanee che da segnali generati sul bus.

Puramente condizionatamente, per la comodità di comprendere il funzionamento del pneumatico È UN., Supponiamo che ci siano i seguenti dispositivi sulla scheda madre del computer, che sono in grado di essere proprietari (CPU) Pneumatici: un processore centrale (CPU), un controller di accesso diretto per la memoria (PDP), un controller di rigenerazione della memoria (KRP). Inoltre, una tariffa esterna può essere un pneumatico sul bus. Quando si esegue un ciclo di accesso sul bus, solo uno dei dispositivi può essere un baffo. Considerare maggiori funzioni di questi dispositivi sul pneumatico È UN..

Processore centrale (CPU) - È la sequenza principale sul pneumatico. Per impostazione predefinita, è la CPU che sarà considerata una procedura guidata sul pneumatico. Il controller PDP, nonché il controller di rigenerazione della memoria, vieta il lavoro della CPU durante il suo lavoro.

Controller PDP. - Questo dispositivo è associato a un segnale di query alla modalità PDP e ai segnali di conferma della modalità RPP. Il segnale di attivazione attivo del PDP consentirà alla successiva acquisizione dei pneumatici dal controllore PDP di trasmettere i dati dalla memoria alle porte di uscita o dalle porte di ingresso alla memoria.

Controller di rigenerazione della memoria - diventa il proprietario del pneumatico e genera i segnali dell'indirizzo e della memoria di lettura per rigenerare le informazioni in chip memoria dinamica sia sulla memoria materna che sulla scheda esterna.

Tassa esterna - Interagisce con altri dispositivi tramite il connettore sul bus ISA. Può diventare una procedura guidata sul bus per accedere a dispositivi di memoria o input / output.

Inoltre, ci sono un numero di dispositivi sulla scheda madre del computer, che non possono essere i pneumatici sul bus, ma tuttavia interagiscono con esso. Questi sono i seguenti dispositivi:

Orologio in tempo reale (contatore del timer) - Questo dispositivo è composto da orologi in tempo reale per supportare la data e l'ora e il timer, come regola in base al microcircuito Intel 8254a. Uno dei contatori del timer di questo chip genera impulsi con un periodo di 15 microsecondi per avviare il controller di rigenerazione della memoria per la rigenerazione.

Cross Motherboard. - parte della scheda madre, che collega i connettori dei pneumatici È UN. Per collegare le schede esterne con altre risorse sulla scheda madre.

Memoria sulla scheda madre - Parte o tutti i microcircuiti ad accesso diretto (RAM) utilizzati per memorizzare le informazioni della CPU. Le schede esterne / esterne possono contenere anche microcircuiti di memoria aggiuntiva.

Controller di interruzione - Questo dispositivo è associato alle linee di interruzione della query sul bus. Gli interrupt richiedono un'ulteriore manutenzione della CPU.

Dispositivi I / O - La parte o tutti i dispositivi I / O (come porte parallele o sequenziali) possono essere posizionati sia sulla scheda madre che sulla scheda esterna.

Byte di dati riorganizzato - Questo dispositivo consente di scambiare dispositivi a 16 bit e 8 bit l'uno con l'altro.

L'architettura IBM PC / presso Personal Computer dal punto di vista dell'uso del bus ISA è mostrato nella figura.

Le commissioni esterne installate nei connettori del bus possono essere di 8 e / o 16 bit. La scheda a 8 bit ha un solo connettore di interfaccia e può funzionare solo con dati a 8 bit. Anche lo slot a 8 bit non può essere un wizard sul bus. La tassa a 16 bit ha necessariamente due connettori di interfaccia - uno principale, lo stesso di schede a 8 bit e uno aggiuntivo. Tale scheda può funzionare sia da 8- e con dati a 16 bit e, inoltre, può essere un pneumatico per il bus. Il numero totale di schede installato nei connettori è limitato sia alla capacità di carico del pneumatico che per il design strutturale della scheda madre. Di norma, è consentito installare non più di 8 (cinque schede esterne a 16 bit e tre a 8 bit) sul bus. Tale restrizione è anche causata da un numero relativamente piccolo di linee di query disponibili sul PDP e sulle richieste di interrupt esistenti sul bus.

Il processore centrale predefinito è il proprietario principale del pneumatico, il controller PDP e il controller di rigenerazione della memoria possono diventare tacket sul bus, solo pre-vietare il funzionamento della CPU. Il processo di proibizione del funzionamento della CPU è sviluppare un segnale di query sul PDP e ricevere il segnale di conferma del PPP.

Il processore centrale può essere una fonte di operazioni a 16 bit e 32 bit. Quando la CPU è una risorsa a 16 bit, può eseguire operazioni sia da 16- e con risorse a 8 bit sul bus. Quando si esegue il comando CPU, il funzionamento con i dati a 16 bit, se la risorsa di accesso è a 8 bit, allora due cicli di accesso vengono eseguiti su hardware speciale sulla scheda madre in questo caso. Se la CPU è a 32 bit, un hardware sulla scheda madre del computer, un ciclo a 32 bit della CPU con una risorsa esterna deve essere trasformato in due singoli cicli di accesso a 16 bit.

Caratteristiche per tavole esterne.Se la CPU è una procedura guidata sul bus, quindi le schede esterne possono funzionare solo in modalità memoria o dispositivo I / O.

I segnali per il supporto per PDP sono saldati dal connettore direttamente al controller PDP, che di solito viene eseguito su microcircuito Intel. 8237a. Quando la modalità PDP è richiesta da qualsiasi dispositivo (almeno uno dei segnali DRQ. Diventa attivo), il controller PDP esegue la cattura dei pneumatici nella CPU. Rilascio del segnale corrispondente -Acca Ciò significa che il controller PDP ha iniziato a trasmettere dati. I cicli PDP non verranno eseguiti sul bus se il segnale -Maestro sarà consentito da qualsiasi scheda esterna.

Se la query del PDP è richiesta da un dispositivo di input / output, è necessario notare che i canali 0 ... 3 PDP supportano solo la trasmissione dei dati a 8 bit; Tutti i dati devono essere trasmessi solo da linee. SD.<7...0> . La permuta dei byte in questo caso viene eseguita hardware sulla scheda madre in conformità con i segnali SA0 e -Sbre.. Potrebbe essere richiesta tale permutazione, ad esempio, quando si trasmette i dati da un byte anziano di memoria a 16 bit in una porta a 8 bit. PDP 5 ... 7 canali supportano solo dati a 16 bit; Tutti i dati devono essere trasmessi come 16 bit sulle linee. SD.<15...0> . La memoria che partecipa alla modalità PDP su questi canali dovrebbe essere solo a 16 bit. Il permutoor dei byte sulla scheda madre non regolerà l'incoerenza della dimensione dei dati.

Nota: la memoria a 8 bit per la sua parte può trasmettere dati in modalità MPD solo dispositivi I / O a 8 bit; L'uso della memoria a 8 bit con dispositivi di ingresso / uscita a 16 bit non è consentito.

ATTENZIONE! Il controller di rigenerazione della memoria non può catturare il pneumatico finché il controller PDP non ce l'ha. Ciò significa che qualsiasi ciclo PDP non deve superare i 15 μs. In caso contrario, si possono verificare la perdita di informazioni in chip di memoria dinamica.

Caratteristiche per tavole esterne

Le query e i segnali di conferma della modalità PDP sono intestati per tutte le schede esterne e questi segnali sono generati da output TTL convenzionali, quindi tutte le commissioni esterne devono utilizzare e analizzare vari canali PDP. In caso contrario, è possibile un conflitto di slot esterni o con dispositivi sulla scheda madre.

Gli slot esterni possono essere una memoria di accesso diretto o un dispositivo di ingresso / uscita quando interagiscono con il controller PDP.

Le schede esterne possono operare in 5 modalità diverse: pneumatici del bus, memoria e dispositivi di ingresso / uscita per dispositivi di accesso diretto, memoria e I / O, recupero della memoria o reset. Le schede possono supportare qualsiasi combinazione delle prime quattro modalità; Il segnale di scarico deve essere conforme a tutte le schede allo stesso tempo.

Solo schede a 16 bit con due connettori di interfaccia possono diventare tasse sul pneumatico. Per catturare il pneumatico, la tassa esterna deve consentire il segnale -RQ. e aver ricevuto un segnale -Acca Dal controllore PDP, consentire il segnale -Maestro. Su questa procedura di acquisizione dei pneumatici termina.

Tassa esterna, catturare il pneumatico, può eseguire qualsiasi cicli di accesso, nonché il processore centrale. L'unica limitazione è l'impossibilità di eseguire cicli PDP, poiché tutti i segnali di interfaccia che controllano il funzionamento del controller PDP vengono avviati sulla scheda madre e non possono essere utilizzati dal controller PPP situato su una scheda esterna. Quando la tassa esterna è un pneumatico per il bus, il controller PDP proibisce un segnale Aen. E questo consente dispositivi I / O di decrittografare normalmente l'indirizzo ed essere disponibile per le tasse esterne. Con il segnale proibito AEN, i cicli di trasmissione PDP non sono possibili (più nella sezione Descrizione del segnale Aen., in ch. 3). Inoltre, i cicli PDP non possono essere eseguiti sul pneumatico anche perché il controller del canale PDP, attraverso il quale è stata prelevata la cattura del pneumatico, è occupata e altri canali del controller PDP non possono essere utilizzati prima del rilascio di precedentemente occupato, cio. Prima della liberazione del pneumatico che lo ha catturato tassa esterna.

Nota: il software che supporta il funzionamento della scheda esterna come bussetter deve fornire l'uso dei canali PDP solo in modalità a cascata. Altrimenti, la tassa esterna non sarà in grado di catturare i pneumatici.

Nota: la scheda esterna avvia qualsiasi ciclo di accesso come un 16 bit, ma se il segnale -Mem CS16. o -I / o cs16 Non sarà permesso, il ciclo sarà completato come 8-bit. Allo stesso tempo, il byte riorganizzato sulla scheda madre determinerà da quali linee di dati ( SD.<15...8> o SD.<8...0> ) Il byte di informazioni viene trasmesso, in base all'analisi dei segnali -Sbre. e SA0..

ATTENZIONE! La scheda esterna che cattura il pneumatico è obbligata a non meno di 15 μs, per generare un segnale -Ricaricare. Per richiedere un controller di rigenerazione per la rigenerazione della memoria. Il controller di rigenerazione durante l'esecuzione di un ciclo di rigenerazione della memoria genera indirizzi, comandi e analizza il segnale I / o ch rdyMa il consiglio esterno generato -Ricaricare.Al termine del ciclo di rigenerazione, rimuove questo segnale e continua a rimanere un pneumatico per il bus. Se necessario, eseguire più cicli di rigenerazione -Ricaricare. Può essere trattenuto da una scheda esterna per tutto il tempo il numero richiesto di cicli di rigenerazione.

Il controller di rigenerazione della memoria non può catturare lo pneumatico stesso fino a quando il controller PD (cioè attraverso di esso la tassa esterna diventa un baffo sul bus) non lo libera per il tempo di rigenerazione -Ricaricare.

La tariffa esterna può funzionare in modalità PDP solo se il controller PDP è un tusk sul bus. Nella modalità di accesso alla memoria diretta, i dati vengono sempre trasmessi tra il dispositivo I / O e la memoria sulla scheda esterna. Nella modalità di accesso diretta al dispositivo I / O, i dati vengono trasmessi tra memoria e un dispositivo di ingresso / uscita su una scheda esterna. La scheda esterna corrispondente al bus come dispositivo da 8 o 16 bit deve, di conseguenza, per utilizzare canali a 8 o 16 bit per il controller PDP. Nella scheda. 2.2 Mostra lo stato dei segnali sul bus per la modalità PDP.

ATTENZIONE! Dovrebbe essere specificamente per prestare attenzione ad alcune funzionalità quando si esegue cicli di dati tra dispositivi di ingresso / uscita a 8 bit e memoria a 16 bit su una scheda esterna. Innanzitutto, la tassa esterna dovrebbe analizzare i segnali -Sbre. e SA0. Per definire correttamente i dati trasmessi.

In secondo luogo, quando si registra in UVV dalla memoria a una scheda esterna, i byte riorganizzati sulla scheda madre determinerà in quale metà del bus dati ( SD.<15...8> o SD.<7...0> ) Dovresti inviare byte; Tassa esterna Dopo aver analizzato -SBHE e SA0, dovrebbe determinare quale metà del bus dati per inviare byte di dati. In terzo luogo, quando si legge UVV in memoria a una scheda esterna, il permutazione dei byte viene inviata ai data byte dei dati anche dalla metà più anziana del bus dati SD.<15...8> o per la metà più giovane SD.<7...0> . Segnali esterni -Sbre. e SA0. deve determinare quando dovresti tradurre le uscite per la metà più giovane del bus dati SD.<7...0> Per evitare collisioni sul pneumatico.

La tassa esterna può essere una memoria a 16 bit in modalità PDP sia con dispositivi I / O a 8 bit e 16 bit. Ma se la scheda esterna è memoria a 8 bit, quindi in modalità PDP, può scambiare dati con solo dispositivi I / O a 8 bit. Un'altra caratteristica si riferisce alla custodia quando il controller PDP registra i dati su un dispositivo di uscita a 8 bit su una scheda esterna dalla memoria a 16 bit. Se tale scheda esterna è installata in uno slot a 16 bit e può funzionare in una modalità a 16 bit, dovrebbe supportare la metà più anziana del bus dati per tale caso SD.<15...8> Nella terza condizione per evitare i segnali di collisione sul bus.

ATTENZIONE! Quando il controller PDP è una procedura guidata sul bus, ignora il segnale -0WS, quindi se la scheda esterna viene utilizzata come memoria a 16 bit e lo scambio con esso viene eseguito dal controller PDP, l'uso di microcircuiti di memoria rapida in tali Una tavola è privata del significato.

Accesso normale a schede esterne come memoria o dispositivo di input / output. La scheda esterna diventa la consueta risorsa memoria o I / O, se il serbatoio sul bus è un processore centrale o un altro costo esterno.

ATTENZIONE! Ci sono caratteristiche di tale utilizzo della tariffa esterna, se installata nello slot e partecipa allo scambio di dati come memoria a 8 bit o UVV durante l'intero ciclo di accesso. Quando si leggono i dati in una tassa così esterna, i byte riorganizzeranno i dati tra i pneumatici SD.<15...8> o SD.<7...0> per reception corretta Scheda esterna dei dati. La tassa esterna dovrebbe mantenere le loro uscite SD.<15...8> Alla terza condizione, dal momento che altrimenti la collisione dei segnali sul bus dati è inevitabilmente.

ATTENZIONE! Quando alcune schede esterne diventano tacket sul bus, possono ignorare il segnale I / o ch rdy o -0WS. ed eseguire il ciclo di accesso come ciclo di circolazione su memoria a 8 o 16 bit. Ma le tasse esterne sono necessarie per restituire un pneumatico per il pneumatico È UN. Questi segnali sono se necessario, poiché se il processore centrale è una procedura guidata sul bus, utilizza questi segnali per determinare la durata del ciclo di accesso.

Tutte le schede esterne sono in modalità di ripristino a un segnale risolto. Ripristina DRV.; Altrimenti, questa modalità non è possibile. Tutte le uscite con tre stati sul tabellone devono essere nel terzo stato e tutte le uscite con un collettore aperto devono essere in uno stato di un'unità logica per un po 'di almeno 500 NS dopo la risoluzione del segnale Ripristina DRV.. Tutte le schede esterne devono completare la loro inizializzazione durante non più di 1 ms dopo la risoluzione del segnale. Ripristina DRV. Ed essere pronto per eseguire cicli di accesso al bus. Qualsiasi operazione di autobus è possibile solo dopo che il segnale è proibito. Ripristina DRV..

Il controller di rigenerazione della memoria esegue i cicli di lettura della memoria sugli indirizzi speciali sulla scheda madre e sulle schede esterne per rigenerare informazioni in chip di memoria dinamica. Ogni 15 μs, il controller sta cercando di padroneggiare il bus per avviare il ciclo di rigenerazione. Se in questo momento il pneumatico per il pneumatico è il processore centrale, quindi libera il pneumatico per il controller di rigenerazione. Se in questo momento il pneumatico viene catturato da una scheda esterna, il controller di rigenerazione eseguirà il ciclo di rigenerazione solo quando viene generato il segnale esterno -Ricaricare.. Se in questo momento il controller PDP era sul pneumatico in questo momento, quindi finché il pneumatico non viene rilasciato, il ciclo di rigenerazione non può essere eseguito.

Quando viene eseguito il ciclo di rigenerazione, il controller di rigenerazione produce segnali di indirizzo SA<7...0> Con uno dei 256 possibili indirizzi di rigenerazione. Altre linee di indirizzo sono incerte e possono essere in terzo stato. Questo ciclo può essere eseguito con un ritardo dal segnale I / OC RDY con segnali autorizzati. -Smemr. e -Memr..

ATTENZIONE! I cicli di rigenerazione devono essere eseguiti ogni 15 μs per la ricerca di tutti i 256 indirizzi per 4 ms. Se questa condizione non viene eseguita, i dati memorizzati nella memoria dinamica potrebbero essere persi.

Questo capitolo discute le caratteristiche dei pneumatici che non dipendono dal tipo di dispositivo che ha catturato il pneumatico.

Spazio di indirizzo massimo quando si accede a una memoria supportata da un bus È UN., 16 MB (24 linee di indirizzo), ma non tutte le slot sono pienamente supportate da questo spazio di indirizzo. Quando la procedura guidata sul bus accede alla memoria sulla scheda madre o alla memoria installata nello slot, deve consentire ai segnali -Memr. o -Memw.; L'hardware sulla scheda madre è inoltre risolto i segnali -Smemr. e -Smemw.Se l'indirizzo desiderato è entro il primo megabyte dello spazio indirizzo. Solo le linee sono collegate a slot a 8 bit. -Smemr. e -Smemr., SD.<7...0> e Sa.<19...0> ; Pertanto, le tariffe esterne montate su slot a 8 bit possono essere solo dispositivi I / O a 8 bit o memoria a 8 bit nel primo spazio indirizzo megabatime. Le tariffe esterne installate in slot a 8 / a 16 bit accettano tutti i segnali, gli indirizzi e i dati di comando; Possono essere sia a 8 e 16 bit e lo spazio degli indirizzi per loro può essere qualsiasi della gamma di 16 MB. Il ciclo di accesso a tali schede esterne è completato come un 16 bit se la scheda consente il segnale -I / o cs16 o -Mem CS16..

Nota: la memoria sulla scheda madre o la scheda esterna è considerata una risorsa a 16 bit solo se il segnale è consentito -Mem CS16.. Questo segnale è generato dai segnali di indirizzo. LA<23...17> ; Pertanto, la memoria a 16 bit può essere selezionata solo da blocchi di 128 KB; All'interno di tale blocco, la memoria non può essere parzialmente a 8 bit, e parzialmente a 16 bit, in quanto è impossibile utilizzare il segnale a un blocco più piccolo per sviluppare definitivamente un segnale -Mem CS16.. La scarica all'interno di tale blocco dovrebbe essere la stessa quando si contatta qualsiasi indirizzo entro 128 Kb.

ATTENZIONE! I microcircuiti dinamici della memoria richiedono cicli di rigenerazione ogni 15 μs. Se i cicli di rigenerazione vengono eseguiti meno frequentemente di 15 μs, i dati in memoria potrebbero essere persi.

Caratteristiche per tavole esterne

La memoria dinamica sulla scheda madre può avere due tipi di organizzazione - 16 o 32 bit. Ma lo scarico della memoria sulla scheda madre viene presi in considerazione solo dal processore centrale, per le schede esterne, la memoria dinamica sulla scheda madre è sempre solo a 16 bit. La ROM sulla scheda madre contenente il BIOS (sistema di input / output di base è il sistema di I / O di base), sempre a 16 bit.

Lo spazio di indirizzi massimo per i dispositivi I / O supportati dal bus ISA è 64 KB (16 linee mirate). Tutti gli slot supportano 16 linee di indirizzo. I primi 256 indirizzi sono riservati ai dispositivi situati, come regola, sulla scheda madre - registri del controller PD, controller di interruzione, orologio in tempo reale, timer e altri dispositivi necessari per la compatibilità dei vari computer.

Caratteristiche per tavole esterne

Sebbene tutti i segnali di indirizzo siano disponibili per selezionare un indirizzo UV Indirizzo, tradizionalmente per gli indirizzi UVV nei computer IBM PC / XT / AT, sono state utilizzate solo le prime 10 scarichi di posta elettronica. Ciò significa che gli indirizzi dei seguenti blocchi di Kilobyte saranno anche decodificati come indirizzi nel primo kilobato degli indirizzi UVV. Pertanto, per le schede elettriche esterne di nuova concezione, utilizzare "Windows" nella distribuzione esistente degli indirizzi degli UVV standard per IBM PC / AT Computer. Per aumentare il numero di indirizzi UVV utilizzati (se necessario), è possibile utilizzare lo spazio indirizzo della finestra selezionata con un passaggio a 1 kb o un valore multiplo ad esso. Ovviamente, la tassa esterna in questo caso dovrebbe decodificare più di 10 righe dell'indirizzo.

Le linee di richiesta di interrupt vengono immediatamente caricate sui controller di interruzione Intel 8259A. Il controller di interrupt risponderà a una richiesta di tale linea se il segnale va da un livello basso ad alto. Pneumatico È UN. Non vi sono linee che confermano la ricezione della richiesta di interruzione, quindi l'interruzione richiedente deve determinare la conferma del ricevimento della sua richiesta reagire la CPU.

Caratteristiche per tavole esterne

Le linee di richiesta di interrupt sono intestate a tutte le fessure e elaborate da un controller di interruzione sul crescente anteriore del segnale. Prima di installare una nuova scheda esterna, se utilizza il controller di interrupt nel suo funzionamento, è necessario determinare se c'è una linea gratuita della richiesta di interrupt ed è di usarlo per una nuova scheda esterna. Se questa condizione non è conforme alle situazioni di conflitto sul pneumatico possibile.

Il processore centrale o la tassa esterna può essere eseguita come cicli di accesso da 8 e 16 bit, tutti i cicli iniziano sempre come 16 bit e sono completati come 8 o 16 bit. Il ciclo di accesso sarà completato come a 8 bit, se il dispositivo a cui è accessibile l'accesso, disabiliterà il segnale -I / o cs16 o -Mem CS16..

Il permutoratore dei byte è sempre sulla scheda madre. Il suo compito è quello di concordare con precisione le dimensioni dei dati che i dispositivi vengono scambiati. In fig. 3.1 Mostra la posizione dei byte riorganizzata quando si inviano dati tra il master e la risorsa a cui è eseguito l'accesso. Nella scheda. 3.1 Smonta tutte le informazioni sulla permuta dei byte durante i cicli di accesso. I byte Perestovka vengono eseguiti dallo pneumatico SD.<15...0> (Alto byte - byte senior) SD.<7...0> (Byte basso - byte più giovane) o viceversa. Nel byte di trasferimento da tavolo dal bus SD<15...0> su SD.<7...0> denota come h\u003e l, al contrario - l< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabella 3.1.

Master in Tire.			Risorsa a cui è disponibile l'accesso		Completamento del cerchio
Dimensione dei dati			Dimensione dei dati		Dimensione dei dati	Route Reading Record.

In fig. 3.2 Mostra il luogo di byte riorganizzato per i cicli di trasferimento dei dati in modalità PDP. Nella scheda. 3.2 Smonta tutte le informazioni sulla permuta dei byte durante i cicli PDP. I byte Perestovka vengono eseguiti dallo pneumatico SD.<15...0> (Alto byte) SD.<7...0> (Basso byte) o viceversa. Nel byte di trasferimento da tavolo dal pneumatico SD.<15...0> sul SD.<7...0> denota come h\u003e l, al contrario - l< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabella 3.2.

Dispositivo I / O	Controller PDP.					Completamento del cerchio
Dimensione dei dati				Dimensione dei dati	-Mem CS16.		Dimensione dei dati	record di lettura
								Proibito
									Questo capitolo descrive tutti i segnali sul bus ISA. Per una migliore comprensione del funzionamento del pneumatico, è consigliabile dividere tutti i segnali a 7 gruppi: indirizzi, dati, segnali di sincronizzazione, segnali di comando, segnali della modalità PDP, segnali centrali di controllo, segnali di interruzione, alimentazione. Le informazioni sulla direzione dei segnali (input, output o bidirezionale) sono considerate relative alla procedura guidata sul bus. Un gruppo di segnali di indirizzo include indirizzi generati dall'attuale pneumatico al bus. Il bus ISA ha due tipi di segnali di indirizzo, Sa.<19...0> e LA<23...17> . Sa.<19...0> I segnali di indirizzo di questo tipo vengono ai registri del bus in cui l'indirizzo "snapisce". Segnali Sa.<19...0> Consentire l'accesso alla memoria solo nello spazio per gli indirizzi Megabyte più giovane. Quando si accede ai segnali del dispositivo I / O Sa.<15...0> Sa.<19...16> non definito. Durante l'esecuzione dei cicli di rigenerazione degli indirizzi, solo i segnali Sa.<7...0> avere un valore valido e lo stato del segnale Sa.<19...8> Indefinito e queste conclusioni dovrebbero essere nel terzo stato per tutti i dispositivi sul bus. Caratteristiche per tavole esterne Tassa esterna che è diventata un pneumatico per il bus deve consentire il segnale -Ricaricare. Per la rigenerazione della memoria, mentre la tassa esterna dovrebbe tradurre la sua forma di uscita dei segnali di indirizzo nel terzo stato. LA<23...17> I segnali di questo tipo arrivano in autobus senza "snapping" nei registri. Quando il processore centrale è un wizard sul bus, quindi i valori dei segnali sulle linee LA<23...17> Vero durante la generazione del segnale Balla E possono avere un valore arbitrario alla fine del ciclo di accesso. Se il wizard sul bus è il controller PDP, i segnali LA<23...17> Vero prima dell'inizio del segnale -Memr. o -Memw. e persiste fino alla fine del ciclo. Quando si eseguono i segnali dei cicli di accesso alla memoria LA<23...17> Sempre vero, e quando accedi ai dispositivi I / O, questi segnali hanno un livello logico "0". Quando si eseguono cicli di rigenerazione, lo stato delle linee LA<23...17> Indefinito e tutte le risorse sul pneumatico devono mantenere le loro uscite su queste linee nella terza condizione. Raccomandazione: per i segnali "di aggancio" LA Dovresti usare solo registri con un potenziale ingresso. Ciò è causato dal fatto che in questo caso il nuovo vero indirizzo verrà visualizzato all'uscita del registro all'inizio del segnale Balla (e non dalla sua parte anteriore posteriore) e, inoltre, durante i cicli di accesso alla memoria in qualsiasi altro master e non una CPU, un segnale Balla Supportato in uno stato di logico "1" e il registro con un potenziale ingresso sarà semplicemente ripetuto segnali LA (Cosa è richiesto in questo caso). Caratteristiche per tavole esterne Se la scheda esterna è un pneumatico per il bus, allora i segnali LA<23...17> deve essere vero prima dell'inizio del segnale -Memr. o -Memw. E memorizzato tale fino al completamento del ciclo. -Ricaricare. (Va ricordato che la tariffa esterna può farlo, essendo solo un pneumatico per il bus), quindi i segnali del segnale di indirizzo saranno il controller di rigenerazione, quindi la scheda esterna dovrebbe tradurre le uscite di indirizzo nel terzo stato. Segnale -Sbre. (Bus di sistema Abilita elevata - La risoluzione del byte precedente sul bus del sistema) è consentito dal processore centrale per indicare tutte le risorse sull'autostrada che sulle linee SD.<15...8> Il byte di dati viene inviato. Segnali -Sbre. e SA0. Utilizzato per determinare quale byte e per quanto riguarda la metà del bus dati (in conformità con la Tabella 3.1). Segnale -Sbre. Non è prodotto dal controller di rigenerazione quando i pneumatici catturano loro, poiché non ci sono permutazioni di byte e non vi è alcuna lettura reale dei dati. Caratteristiche per tavole esterne Se la scheda esterna diventa un pneumatico sul bus, allora deve generare un segnale -Sbre. Proprio come un processore centrale. Se la tassa esterna, che è un wizard sul bus produce un segnale -Ricaricare.Quindi la sua uscita del segnale -Sbre. Deve essere tradotto in terzo stato. Balla Segnale Balla (Abilitazione del fermo Indirizzo BUS - Autorizzazione agli indirizzi "Latch" sul bus) è un cancello per la registrazione dell'indirizzo delle linee LA<23...17> E segnala risorse sul bus che l'indirizzo è vero e può essere "spezzato" nel registro. Questo segnale informa anche le risorse sull'autobus che segnali Sa.<19...0> e -Sbre. Vero. Quando acquisisci i pneumatici dal controller del segnale PD Balla Sempre uguale a "1" logico (prodotto sulla scheda madre), poiché i segnali LA<23...17> e Sa.<19...0> Vero prima della generazione di segnali di comando. Se il controller di rigenerazione diventa un pneumatico sul bus, quindi sulla linea Balla Anche il livello di unità logico è supportato, dal momento che i segnali di indirizzo Sa.<19...0> Vero prima dell'inizio dei segnali di comando. Caratteristiche per tavole esterne Quando si cattura la scheda del segnale esterno dei pneumatici Balla Supportato scheda madre In uno stato di logico "1" per la cattura dei pneumatici per tutte le volte. Segnali di indirizzo LA<23...17> e Sa.<19...0> Deve essere vero durante il tempo per risolvere il consiglio di amministrazione dei segnali di comando. Se il processore centrale è una procedura guidata sul bus ed esegue un ciclo di accesso alle risorse su una scheda esterna, quindi i segnali LA<23...17> Vero solo per un breve periodo, quindi il segnale Bale deve essere utilizzato per "scattare" l'indirizzo nel registro. Quando acquisisci i pneumatici con qualsiasi dispositivo, oltre alla CPU, la linea Bale supporta il livello logico "1". Aen. Segnale Aen. (Abilita indirizzo - Risoluzione dell'indirizzo) è consentito quando il controller PDP diventa un pneumatico sul bus e informa tutte le risorse sul bus che vengono eseguiti i cicli TPP. Segnale consentito Aen. Informa anche tutti i dispositivi I / O che il controller PDP imposta l'indirizzo di memoria e l'UVV dovrebbe essere proibito durante il segnale Aen. Decodifica dell'indirizzo. Questo segnale è proibito se il pneumatico sul bus è un processore centrale o un controller di rigenerazione. Caratteristiche per tavole esterne Se la scheda esterna, eseguendo la procedura di acquisizione dei pneumatici, genera un segnale -master, il segnale AEN è proibito dal controller PDP per consentire un accesso esterno ai dispositivi I / O. SD.<7...0> e SD.<15...8> Linee SD.<7...0> e SD.<15...8> di solito chiamato anche il bus dati e sulla linea SD15. Senior che significa bit passati e lungo la linea SD0. - Un po 'di significato junior. Linee SD<7...0> - la metà più giovane del bus dati, SD.<15...0> - metà più anziana del bus dati. Tutte le risorse a 8 cifre possono scambiare dati solo sulla metà più giovane del bus dati. Il supporto per lo scambio di dati tra uno scudo a 16 bit sul bus e la risorsa a 8 bit viene eseguita dai byte riorganizzati sulla scheda madre (Tabella 3.1 e Fig. 3.1 illustra il suo lavoro). Caratteristiche per tavole esterne Se il segnale - Ricaricare. Permesso, quindi le schede esterne devono tradurre le loro uscite sul bus di dati nel terzo stato, poiché non ci sono spedizioni di dati durante i cicli di rigenerazione della memoria. I segnali di questo gruppo sono controllati sia durata che tipi di cicli di accesso eseguiti sul bus. Il Gruppo è composto da sei segnali di comando, due prontezza e tre segnali che determinano le dimensioni e il tipo di ciclo. I comandi definiscono il tipo di dispositivo (memoria o UVV) e la direzione di inoltro (registrazione o lettura). Segnali di prontezza Controllo della durata del ciclo di accesso, accorciandolo o, al contrario, l'estensione. -Memr. e -Smemr. Segnale -Memr. (Letture della memoria della memoria) sono consentite da una procedura guidata sul bus per leggere i dati dalla memoria all'indirizzo definito dalle linee LA<23...17> e Sa.<19...0> . Segnale -Smemr. (Memoria di sistema Leggi - La memoria di lettura del sistema) è funzionalmente identica --Mr, tranne per il fatto che il segnale -Smemr. È consentito quando si legge la memoria situata all'interno del primo megabyte dello spazio degli indirizzi. Segnale -Smemr. -Memr. -Memr. su 10 o meno nanosecondi. Caratteristiche per tavole esterne -Memr.Dal momento che il segnale -Smemr. Può essere risolto solo dalla scheda madre durante la lettura dalla memoria nel primo spazio di indirizzi Megabate. Se la scheda esterna consente il segnale -Ricaricare. -Memr. Nel terzo stato, quindi dopo aver risolto il segnale -Ricaricare. Il controller di rigenerazione consentirà a questo segnale. -Memw. e -Smemw. Segnale -Memw. (Scrittura memoria - voce della memoria) è consentita da una procedura guidata sul bus per scrivere dati in memoria all'indirizzo determinato dal segnale delle righe LA<23...17> e Sa.<19...0> . Segnale -Smemw. (Scrittura della memoria del sistema - una registrazione del sistema in memoria) è funzionalmente identica -MEMW, tranne per il segnale del segnale -Smemw. È consentito quando si scrive alla memoria situata all'interno del primo megabyte dello spazio indirizzo. Segnale -Smemw. prodotto sulla scheda madre dal segnale -Memw. e, quindi, ritardato rispetto al segnale -Memr. 10 ns o meno. Caratteristiche per tavole esterne Se la scheda esterna diventa un pneumatico per il bus, quindi può solo risolvere un segnale -Memw.Dal momento che il segnale -Smemw. Può essere risolto solo la scheda madre durante la registrazione in memoria nel primo spazio di indirizzi megabatime. Se la scheda esterna consente il segnale -Ricaricare.Quindi dovrebbe tradurre il suo segnale di uscita -Memw. Nella terza fortuna. -I / o. Segnale -I / o. (I / O Lettura - Lettura del dispositivo I / O) è consentito leggere il bus per leggere i dati dal dispositivo I / O all'indirizzo determinato dai segnali Sa.<15...0> . Caratteristiche per tavole esterne Se la scheda esterna consente il segnale -Ricaricare.Quindi dovrebbe tradurre il suo segnale di uscita -I / o. Nella terza fortuna. -I / ow. Segnale -I / ow. (I / O scrittura - ingresso nel dispositivo di input / output) è consentito da una procedura guidata sul bus per scrivere dati in un dispositivo di input / output all'indirizzo determinato dai segnali Sa.<15...0> . Caratteristiche per tavole esterne Se la scheda esterna consente il segnale -Ricaricare.Quindi dovrebbe tradurre il suo segnale di uscita -Ow. Nella terza fortuna. -Mem CS16. Segnale -Mem CS16. (Selezione del ciclo di memoria - Selezione di un ciclo di memoria) è consentito una memoria a 16 bit per il pneumatico per inviare la memoria a cui si riferisce ad avere un'organizzazione a 16 bit e deve essere effettuato un ciclo di accesso a 16 bit. Se questo segnale è proibito, l'unico ciclo di accesso a 8 bit può essere eseguito sul bus. La memoria a cui viene eseguito il ciclo di accesso deve elaborare questo segnale dai segnali di indirizzo. LA<23...17> . -Mem CS16. Raccomandazione: segnali di decodifica LA Sul bordo esterno della memoria a 16 bit, il segnale dovrebbe essere consentito -Mem CS16.Se l'indirizzo installato sul bus è l'indirizzo di questa scheda esterna. Poiché questo segnale è fissato sulla scheda madre, come regola, sulla parte anteriore posteriore del segnale Balla, quindi lo schema per i segnali di decrittografia La e la successiva formazione -Mem CS16. Deve avere il minimo ritardo possibile (per i computer con la frequenza dell'orologio della CPU 20 MHz, non più di 20 NS). Caratteristiche per tavole esterne Se la tassa esterna è una memoria a 16 bit, deve informarla su questo al pneumatico sul bus, consentendo il segnale -Mem CS16.. Sa.<15...0> e qualsiasi dispositivo I / O in modo casuale durante la decodifica di questo indirizzo sarà consentito un segnale -I / o cs16La tassa esterna deve ignorarla attraverso il ciclo di accesso alla memoria. -I / o cs16 Segnale -I / o cs16 (I / O Selezione del ciclo - La selezione di un loop per UVV) è consentita a un UVV a 16 bit per il messaggio al bus tolere che l'UVV a cui si riferisce, ha un'organizzazione a 16 bit e dovrebbe essere effettuata a Ciclo di accesso a 16 bit. Se questo segnale è proibito, è possibile eseguire solo un ciclo di accesso a 8 bit all'UVV sul bus. UVV a cui viene eseguito il ciclo di accesso deve elaborare questo segnale dai segnali di indirizzo. Sa.<15...0> . Nota: il controller PDP e il controller di rigenerazione ignorano il segnale -I / o cs16 Quando si eseguono cicli CDP e rigenerazione della memoria. Caratteristiche per tavole esterne Se la tassa esterna è un UVV a 16 bit, deve informarlo su questo al pneumatico sul bus, risolvendo il segnale -I / o cs16. Se la tassa esterna è un pneumatico per il bus, i segnali di indirizzo funzionerà LA<23...17> e qualsiasi dispositivo di memoria in modo casuale durante la decodifica di questo indirizzo sarà consentito un segnale -Mem CS16.La tassa esterna deve ignorarlo durante il ciclo di accesso all'UVV. I / o ch rdy Segnale I / o ch rdy (Canale I / O pronto - La prontezza del canale I / O) è un segnale asincrono prodotto dal dispositivo a cui è disponibile il bus. Se questo segnale è proibito, il ciclo di accesso è allungato, in quanto verrà aggiunto ai tatti di standby durante il tempo di divieto. Quando il serbatoio sul bus è un processore centrale o una tassa esterna, ogni volta che le aspettative sono mezza metà del periodo di frequenza Sysclk. (per frequenza di clock Sysclk.\u003d 8 MHz Durata del tempo di attesa - 62,5 NS). Se il serbatoio è sul bus è il controller PDP, quindi ogni tatto di aspettative è un periodo Sysclk. (per Sysclk.\u003d 8 MHz - 125 NS). Quando si accede alla memoria su una scheda esterna, la CPU inserisce sempre automaticamente un orologio standby (se il segnale -0WS. È proibito), quindi se la scheda esterna è abbastanza tempo di ciclo con un tatto di attesa, quindi proibire un segnale I / o ch rdy non richiesto. Nota: durante l'esecuzione dei cicli I / O, il dispositivo I / O non deve produrre questo segnale, poiché l'UVV consente il segnale DRQ solo dopo che i dati veri possono essere accettati o inviati da UVV e la necessità di controllare ulteriormente la durata del Ciclo del segnale I / o ch rdynon. Solo i dispositivi di memoria durante i cicli RPP possono consentire questo segnale. Attenzione: segnale I / o ch rdy Non può essere proibito per un po 'più di 15 μs, poiché in violazione di questo requisito è possibile perdere dati in chip di memoria dinamici. Caratteristiche per tavole esterne Se la tassa esterna è un pneumatico con un autobus, quindi deve ricevere e analizzare il segnale I / o ch rdy Quando viene eseguito da cicli di accesso ad altre risorse. Quando si utilizza una tassa esterna in altre modalità, deve consentire questo segnale quando è pronto per completare il ciclo. I / o ch rdy Ed eseguire tutti i cicli di accesso come cicli di accesso convenzionali a memoria a 8 o 16 bit. Pertanto, stabilendo una tassa esterna nel computer che richiede l'estensione del ciclo di accesso tramite segnale I / o ch rdyÈ necessario assicurarsi che non vi sia alcuna tassa esterna sviluppata in modo errato nel computer. -0WS. Segnale -0WS. (0 attesa Stati - 0 In attesa di inseguitori) è l'unico segnale sull'intero bus, che richiede quando lo si prende con un bus di sincronizzazione massimo con una frequenza Sysclk.. Viene risolto dalla risorsa a cui è disponibile l'accesso per il processore centrale o una scheda esterna e informa il master al bus che il ciclo di accesso deve essere completato senza inserire l'aspettativa. Nota: nonostante il fatto che questo segnale sia collegato a uno slot per schede a 8 bit, non può essere utilizzata da una risorsa a 8 bit. Può essere utilizzato solo quando si accede alla memoria a 16 bit installata nello slot quando il processore centrale o la tassa esterna è una procedura guidata sul bus. Questo segnale viene ignorato quando si accede a UVV o quando il controller PDP o il controller di rigenerazione è una procedura guidata sul bus. Caratteristiche per tavole esterne Se la tassa esterna è un pneumatico nel bus, allora dovrebbe ricevere un segnale -0WS. Dalle risorse a cui fornisce accesso ed eseguire cicli di accesso con tali risorse senza ulteriori aspettative. Quando la tassa esterna è una memoria a 16 bit, deve consentire il segnale -0WS.Se la velocità di questa memoria consente di eseguire cicli di accesso senza inserire un tatto di aspettativa aggiuntivo. ATTENZIONE! Sfortunatamente, alcune tavole esterne, diventando un pneumatico con un pneumatico, ignorare il segnale -0WS.ed eseguire tutti i cicli di accesso come cicli di accesso convenzionali a memoria a 8 o 16 bit. -Ricaricare. Segnale -Ricaricare. (Aggiorna - rigenerazione) è consentito dal controller di rigenerazione per informare tutti i dispositivi sul bus che vengono eseguiti i cicli di rigenerazione della memoria. Caratteristiche per tavole esterne Se la scheda esterna è un pneumatico con un bus, quindi deve consentire il segnale -Ricaricare. Per una richiesta di rigenerazione della memoria. In questo caso, il ciclo di rigenerazione sarà soddisfatto anche se il controller di rigenerazione non è un suggerimento sul pneumatico. Un gruppo di segnali di controllo centrale è composto da segnali di varie frequenze, segnali di controllo e errori. Segnale -Maestro (Master - Presentatore) dovrebbe essere prodotto solo dalla tariffa esterna che desidera diventare un pneumatico sul bus. ATTENZIONE! Se il segnale -Maestro Permesso per un po 'più di 15 μs, la tassa esterna deve richiedere un ciclo di rigenerazione della memoria risolvendo il segnale -Ricaricare.. Caratteristiche per tavole esterne Segnale -Maestro È consentito da una scheda esterna che diventa la procedura guidata sul pneumatico, solo dopo aver ricevuto il segnale corrispondente ad esso -Acca dal controller PDP. Dopo il segnale -Maestro sarà permesso, la tassa esterna dovrebbe attendere almeno un periodo di frequenza Sysclk.Prima di iniziare a sviluppare i segnali dell'indirizzo e dei dati e almeno due periodi Sysclk. Prima di generare segnali di comando. -I / o ch ck Segnale -I / o ch ck (Verifica canale I / O - Controllare il canale di input / output) può essere risolto da qualsiasi risorsa sul bus come messaggio su errore fataleche non può essere corretto. Un tipico esempio di tale errore è un errore di parità quando si accede alla memoria. Segnale - I / O CH ck Deve essere risolto per un po 'di almeno 15 ns. Se al momento dello sviluppo di questo segnale, il controller MPD o il controller di rigenerazione era al pneumatico, quindi il segnale -I / o ch ck Sarà registrato nel registro sulla scheda madre e viene elaborato solo dopo che il processore centrale diventa un baffo sul bus. Questo segnale, di regola, è collegato all'ingresso dell'interrupt non mascherato della CPU e del suo sviluppo porta alla terminazione del normale funzionamento del computer. Caratteristiche per tavole esterne Se il segnale -I / o ch ck È consentito al momento in cui il wizard sul bus è una commissione esterna, è registrata nel registro sulla scheda madre e verrà elaborata solo dopo aver catturato il pneumatico dal processore centrale. Ripristina DRV. Segnale Ripristina DRV. (Reset Driver - Reset del dispositivo) è generato da un processore centrale per l'installazione iniziale di tutte le risorse di accesso sul bus dopo accensione o la tensione caduta. Il tempo di risoluzione minimo di questo segnale è 1 ms. Caratteristiche per tavole esterne Le schede esterne per tutti i tempi sviluppano questo segnale devono tradurre le loro uscite nel terzo stato. Sysclk. Segnale Sysclk. (L'orologio di sistema è una frequenza di sistema) in questo libro viene assunta uguale a 8 MHz, anche se, come regola, questa frequenza è la stessa della frequenza dell'orologio del processore centrale sulla scheda madre, ma dal 50% (per durata) da il livello di logico "1". Tutti i cicli di autobus sono proporzionali Sysclk., ma tutti i segnali sul pneumatico, tranne -0WS.non sincronizzato con Sysclk.. Caratteristiche per tavole esterne Quando la tassa esterna è un wizard sul bus, può usare Sysclk. Per impostare la lunghezza del ciclo, ma oltre a generare -0WS, è possibile utilizzare qualsiasi segnale per la sincronizzazione. OSC. Segnale OSC. Viene sempre prodotto da una scheda madre sempre una frequenza fissa di 14.3818 MHz con un livello di 45-55% (durata) di logico "1". Segnale OSC. non sincronizzato Sysclk. Né un altro segnale sul pneumatico e quindi non può essere utilizzato per le applicazioni che richiedono la sincronizzazione con altri segnali. Storicamente, questo segnale è apparso per supportare i primi controller del monitor di colori per i personal computer della serie IBM PC. Questo segnale è conveniente per l'uso da schede esterne, poiché è lo stesso per tutti i modelli compatibili con IBM PC / AT. Il gruppo di segnale di interrupt viene utilizzato per interrogare l'interrupt del processore centrale. Nota: di solito i segnali di richiesta di interruzione sono collegati ai controller di interruzione Intel 8259A. Nonostante il fatto che l'accesso ai controller di interruzione (su UVV) abbia una sequenza nel bus, per la compatibilità software Solo il processore centrale può servire il controller di interruzione. IRQ.<15,14,12,11,10> IRQ.<9,7...3> L'interrupt può essere richiesto da risorse sia sulla scheda madre che sulle schede esterne con la risoluzione del segnale corrispondente. IRQ.. Il segnale deve rimanere consentito prima di confermare l'interrupt con un processore centrale, che, come regola, è accedere alla CPU alla risorsa richiesta interruzione richiesta. Caratteristiche per tavole esterne La richiesta di interrupt viene registrata nel trigger nel controller di interrupt sulla parte anteriore crescente del segnale del segnale di interruzione e deve essere prodotta da chip con uscite TTL convenzionali. Pertanto, quando si sceglie una linea di query per un'interruzione per la tua commissione esterna, è necessario assicurarsi che questa linea non sia occupata nessuna altra tassa esterna. Questi segnali supportano i cicli di trasferimento dei dati con accesso diretto alla memoria. Nota: canali PDP<3...0> Supporta solo inoltrare dati a 8 bit. Canali PDP.<7...5> Supporta solo spedizioni di dati a 16 bit. DRQ.<7...5,0> DRQ.<3,2,1> Segnali DRQ. (Richiesta DMA - Richiesta di PDP) sono consentite da risorse sulla scheda madre o sulle schede esterne per richiedere la manutenzione del controller PDP o di catturare il pneumatico. Segnale DRQ. deve essere consentito fino a quando il controller PDP non consente il segnale corrispondente -Acca. Caratteristiche per tavole esterne Segnali DRQ. Viene generato dalle uscite dei soliti chip TTL, quindi quando si installa una scheda esterna nello slot del bus ISA, è necessario selezionare correttamente il canale PDP, che non dovrebbe essere occupato con altre spese esterne. -Acca<7...5,0> -Acca<3,2,1> Segnali -Acca (DMA ACKNOWERGE - Conferma PDP) sono consentiti dal controller PDP come conferma dei segnali di query DRQ.<7...5,3...0> . Risoluzione del segnale corrispondente -Acca Ciò significa che i cicli RPP verranno avviati o la tassa esterna ha catturato il pneumatico. T / C. Segnale T / C. Conteggio del terminale - Terminazione dell'account) è consentito dal controller PDP quando l'account del numero di spedizioni di dati sarà completato su uno qualsiasi dei canali del PPP, ovvero tutti i trasferimenti di dati sono completati. Per alimentare le schede di avvio esterno È UN. 5 tensioni di alimentazione sono utilizzate corrente continua: +5 B, -5 B, +12 V, -12 B, 0 V (Body - Ground). Tutte le linee sono prenotate su un connettore a 8 bit, ad eccezione di una linea di +5 V e una linea di casi sul connettore aggiuntivo. Massimo toki consentito. I consumi per le commissioni esterne per ogni tensione di potenza sono indicati nella tabella. 4.1. Tabella 4.1. Attuale massima corrente del consumo Voltaggio ATTENZIONE! I dati mostrati nella tabella. 4.1, non significa che ciascuna delle schede esterne installate in slot può consumare tali correnti. La tabella informa solo su quali correnti possono passare attraverso il connettore (connettori) della scheda esterna. Le correnti di consumo consentite comuni per tutte le schede elettriche esterne sono solitamente limitate alla fonte di alimentazione del computer. Pertanto, prima di installare una nuova scheda esterna nello slot dei pneumatici, determinare la presenza di una riserva appropriata per le correnti di consumo per questa scheda alla fonte di alimentazione del computer. Cicli di autobus. È UN. Sempre asincrono in relazione a Sysclk.. I diversi segnali sono ammessi e proibiti in qualsiasi momento; All'interno degli intervalli consentiti, i segnali di risposta possono anche essere generati in qualsiasi momento. L'eccezione è solo un segnale -0WS.che dovrebbe essere sincronizzato con Sysclk.. Sul pneumatico ci sono 4 tipi individuali di cicli: Accesso alla risorsa, PDP., Rigenerazione, Cattura dei pneumatici. Ciclo Accesso alla risorsa Viene eseguito se il processore centrale o la tassa esterna come depositanti scambiano dati con varie risorse sul pneumatico. Il ciclo PDP viene eseguito se il controller PDP è una procedura guidata sul bus ed esegue cicli di dati tra memoria e UVV. Il ciclo di rigenerazione viene eseguito solo dal controller di rigenerazione per la rigenerazione dei microcircuiti dinamici della memoria. Il ciclo di acquisizione dei pneumatici viene eseguito da una tassa esterna per diventare un tusk sul bus. I cicli strutturalmente differiscono dal tipo di deposititore sul pneumatico e sui tipi di risorse di accesso su di esso. All'interno del tipo di ciclo, ci sono vari tipi di esso, a causa di varie durata di ciascun tipo. Ci sono tre tipi di cicli. Accesso alla risorsa: ciclo con 0 ciclo d'attesa: questo ciclo è il più breve di tutti i possibili; ciclo normale: quando si esegue un tale ciclo, la risorsa di accesso non proibisce la prontezza I / o ch rdy - Successivamente, il ciclo di questa specie sarà chiamato semplicemente normale; un ciclo esteso: quando si esegue un tale ciclo, la risorsa di accesso proibisce il segnale di prontezza I / o ch rdy Per il tempo richiesto dalla risorsa per la ricezione o il trasferimento dei dati, quindi il ciclo di questo tipo verrà riferito all'estenziale. Nei cicli PDP e di rigenerazione, ci sono anche due tipi: normale e allungata, in base alle stesse condizioni descritte sopra. Solo tutti i tipi di cicli saranno descritti in dettaglio e, inoltre, in CH. 6 mostra i diagrammi temporanei di tutti i tipi di cicli. Il processore centrale inizia il ciclo Accesso alla risorsa Generazione del segnale Ballacomunicare tutte le risorse sulla verità dell'indirizzo sulle linee Sa.<19...0> , così come per il fissaggio delle risorse dell'indirizzo sulle linee LA<23...17> . Le risorse devono comunicare la risoluzione del segnale della CPU -Mem CS16. o -I / o cs16 che il ciclo deve essere a 16 bit; In caso contrario, il ciclo sarà completato come 8-bit. La CPU produce anche squadre -Memr., -Memw., -Iorc. e -Owc. Definizione del tipo di risorsa (memoria o UVV), nonché la direzione del trasferimento dei dati. Se l'accesso alla memoria nel primo spazio di indirizzi megabetime, verrà risolto anche -Smemr. o -Smemw.. La risorsa di accesso a cui è necessario modificare il tempo di ciclo deve essere risolta dal segnale -0WS. o I / o ch rdy Per informare la CPU sulla durata del ciclo di accesso. Caratteristiche per tavole esterne Tassa esterna che cattura il bus, inizia anche il ciclo di accesso dallo sviluppo dei segnali di indirizzo, ma, a differenza della CPU, non conferma l'indirizzo del segnale Balla. Sulla riga di questo segnale è supportata dalla scheda madre per tutte le categoria dei pneumatici per tutti i tempi da un livello di bordo esterno logico "1". Pertanto, la tassa esterna deve elaborare segnali veri come le linee Sa.<19...0> E sulle linee LA<23...17> Prima che il segnale di comando sia avviato, mantenendo l'indirizzo alla fine del ciclo. La tassa esterna dovrebbe anche essere in grado di analizzare i segnali -Mem CS16. e -I / o cs16 E in conformità con questi segnali, complementare il ciclo come 16 o 8 bit. Il ciclo di accesso con 0 ciclo di attesa è il ciclo più breve di tutto il possibile sul pneumatico. Questo ciclo può essere eseguito solo quando si accede alla CPU o alla scheda esterna (quando è una procedura guidata sul bus) a memoria a 16 bit. All'inizio del ciclo, il depositore deve impostare l'indirizzo sulle linee. LA<23...17> Per selezionare un blocco di memoria in 128 Kb. Se il segnale non è consentito -Mem CS16.Il ciclo sarà completato come un 8 bit (normale o esteso) e il ciclo con 0 orologi d'attesa non verrà eseguita. Se la risorsa viene risolta un segnale -Mem CS16.Quindi deve consentire il segnale -0WS. Al momento opportuno dopo aver emesso un segnale di comando -Memr. o -Memw. Per completare il ciclo con 0 cicli di attesa. Quando vieta il segnale -0WS. Il ciclo è completato come normale o esteso. Note: Se il segnale -0WS. consentito dalla risorsa di accesso, il depositore non richiede la risoluzione del segnale I / o ch rdy - Viene ignorato. Solo segnale -0WS. è sul pneumatico È UN. sincrono rispetto a Sysclk. Segnale. Caratteristiche per tavole esterne La tassa esterna che cattura il bus esegue un ciclo di accesso da 0 ciclo d'attesa proprio come un processore centrale. Il ciclo normale può essere realizzato con la CPU o una scheda esterna (se possiede il bus) quando si accede a UVV o memoria o memoria a 8 o 16 bit. Dopo aver emesso il segnale di indirizzo al pneumatico, il master consente ai segnali di comando -Memr., -Memw., -I / o. o -I / ow.. In risposta, la risorsa deve consentire il segnale I / o ch rdyal momento corrispondente, poiché altrimenti il \u200b\u200bciclo sarà completato come esteso. Risoluzione I / o ch rdy Rende il master per completare il ciclo per un periodo di tempo fisso (questo periodo è il periodo di kaint Sysclk.Ma non sincronizzato con esso). La durata del ciclo normale è determinata dal tempo di risoluzione dei segnali -Memr., -Memw., -I / o. o -I / ow. che, a sua volta, dipende dalla dimensione dei dati e dall'indirizzo della risorsa di accesso. Un ciclo esteso può essere fatto di CPU o una scheda esterna (se possiede un bus) quando si accede a UVV o memoria o memoria a 8 o 16 bit. La procedura guidata sul bus esegue un ciclo allungato se la risorsa a cui è disponibile l'accesso non consente il tempo appropriato dopo che il segnale di comando viene risolto I / o ch rdy. Il master continua a consentire il segnale di comando finché non è consentita la risorsa I / o ch rdy. Anche il periodo di tempo del ciclo esteso è Kathen Sysclk. Il controller di rigenerazione sta cercando di catturare il pneumatico dopo 15 μs dall'ultimo ciclo di rigenerazione in due modi: se il processore centrale possiede il pneumatico, quindi, dopo aver completato l'esecuzione del comando corrente, trasmette il bus del controller di rigenerazione; se il controller PDP possiede il bus, il pneumatico verrà trasferito al controller di rigenerazione solo al termine dei cicli di trasferimento dei dati del controller PDP. La nomina dei seguenti segnali durante il ciclo di rigenerazione ha un'interpretazione originale: -Ricaricare. - la risoluzione di questo segnale riporta l'inizio del ciclo di rigenerazione; Indirizzo - Il controller di rigenerazione produce solo segnali sulle linee di indirizzo SA<7...0>, i segnali di indirizzo rimanenti non sono definiti; -Memr. - segnale -Memr. consentito dal controller di rigenerazione, mentre il segnale -SmemR sarà permesso alla scheda madre; SD.<15...0> - Le linee di dati vengono ignorate dal controller di rigenerazione e sono necessarie tutte le risorse sul pneumatico per tradurre le loro uscite da linee di dati nel terzo stato; Questi segnali vengono ignorati dal controller di rigenerazione: -Mem CS16. -I / o cs16 Caratteristiche per tavole esterne Quando la tassa esterna è un pneumatico sul bus, deve risolvere in modo indipendente il segnale -Ricaricare. Per avviare il ciclo di rigenerazione della memoria. Normale rigeneration Cycle Il controller di rigenerazione inizia con la risoluzione del segnale -Memr., in risposta, la risorsa deve consentire il segnale I / o ch rdy Al momento corrispondente, poiché altrimenti il \u200b\u200bciclo sarà completato come esteso. La lunghezza del ciclo definisce effettivamente solo la durata del segnale -Memr.. Il ciclo allungato del controller di rigenerazione esegue se almeno una risorsa di accesso non consente il segnale I / o ch rdy Al momento opportuno dopo la risoluzione del segnale -Memr.. Il controller di rigenerazione continua a risolvere il segnale. -Memr. prima del segnale I / o ch rdy sarà permesso da tutte le risorse sul bus. Anche il periodo di tempo del ciclo esteso è Kathen Sysclk.Ma non sincronizzato con lui. Il ciclo PDP è simile al ciclo di accesso che esegue un altro proprietario dell'autobus. I cicli PDP vengono avviati dopo la risoluzione del segnale -Acca Controller PDP. La dimensione dei dati trasmessi dipende dal canale PDP utilizzato: i canali C 0 a 3 sono definiti per l'inoltro di dati a 8 bit e canali da 5 a 7 per le spedizioni di dati a 16 bit. Segnali -Mem CS16. e -I / o cs16 viene ignorato dal controller PDP stesso, ma questi segnali usano Bytes A Riorganizzato sulla scheda madre. I cicli PDP vengono eseguiti solo tra dispositivi di memoria e I / O. I segnali di indirizzo generati dal controller PDP contengono solo l'indirizzo di memoria e non contiene l'indirizzo UVV. Il processo di trasferimento dati nel ciclo PDP viene eseguito come segue: L'origine dati imposta i dati sul bus e il ricevitore dei dati deve essere pronto a prenderli allo stesso tempo. I comandi record e leggi sono anche consentiti simultaneamente per giusta scelta Istruzioni per la spedizione. In questo caso, il segnale di lettura è necessariamente risolto prima del segnale di registrazione per evitare la collisione tra i buffer di dati in due risorse. UVV, richiedere la modalità PDP sul bus consente a un segnale DRQ. Il canale corrispondente. Se un processore centrale è un pneumatico sul pneumatico, quindi libera il controller del bus del PDP, che, a sua volta, avvisa il segnale alla risoluzione del segnale -Acca Il fatto che il ciclo del PDP inizia. Poiché il controller PDP genera solo l'indirizzo di memoria, l'UVV dovrebbe utilizzare i segnali -I / o., -I / ow. e -Acca Per ricevere o trasferire i dati in modalità PDP. Il ciclo PDP inizia con una risoluzione del segnale -Acca Il canale corrispondente, così come il segnale Aen.. Risoluzione del segnale Aen. Il controller PDP notifica tutte le risorse sul bus che gli indirizzi e i segnali di comando sono generati dal controller PDP e non è un processore centrale, un controller di rigenerazione o una scheda esterna. Dopo aver risolto i segnali di comando, il controller PDP analizza il segnale I / o ch rdy Per determinare la durata del ciclo. Se il ciclo è allungato, il periodo di allungamento del periodo di diversione Sysclk.Sebbene non sia sincronizzato con Sysclk.. Nota: i dati registrati in memoria o UVV devono essere veritieri fino a quando il comando di registrazione non viene risolto e rimanga true prima che il comando di registrazione sia proibito. Il ciclo normale viene eseguito dal controller PDP per l'inoltro dei dati a 8 o 16 bit. Il controller PDP consente segnali -Memr., -Memw., -I / o. e -I / ow.e la memoria con cui viene eseguito lo scambio deve consentire il segnale I / o ch rdy Al momento opportuno, altrimenti il \u200b\u200bciclo sarà completato come esteso. Risoluzione del segnale I / o ch rdy rende il controller completare il ciclo per un periodo di tempo fisso; Questo periodo è il periodo di kaint Sysclk.Ma non sincronizzato con lui. Durata dei segnali di risoluzione -Memr., -Memw., -I / o. e -I / ow. Determina la durata dell'intero ciclo e questa durata dipende dalla dimensione dei dati per vari spazi di indirizzo. Un ciclo RTP esteso viene eseguito dal controller PPP e dal ciclo normale, tranne che il segnale è allungato I / o ch rdy Non consentito al momento opportuno dopo che il segnale di comando è consentito. Il controller PDP continua a risolvere i segnali di comando fino a quando l'UVV risolve il segnale I / o ch rdy. Il periodo di tempo a cui il ciclo è allungato, in questo caso il periodo di abbremento Sysclk.Anche se non sincrono con Sysclk.. Nota: segnali di indirizzo LA<23...0> Durante il normale ciclo di accesso, dovrebbe essere registrato nel registro delle risorse di accesso per memorizzare l'indirizzo durante l'intero ciclo. In contrasto con i cicli ordinari, quando si eseguono i cicli PDP, questi segnali di indirizzo sono true durante l'intero ciclo PDP. ATTENZIONE! I canali PDP utilizzati dalla cattura dei pneumatici esterni devono essere programmati in modalità a cascata. Qualsiasi commissione esterna installata nello slot può essere un baffo sul bus ISA. Cattura dei pneumatici La tassa esterna dovrebbe iniziare con la risoluzione del segnale DRQ. Canale PDP, pre-programmato in modalità cascata. Il canale PDP programmato in modalità cascata ritiene che tutti i cicli PPP siano stati eseguiti da una risorsa esterna - in questo caso da una scheda esterna. Il controller PDP soddisfa la scheda di risoluzione del segnale esterno -Acca; Commissione esterna in risposta a -Acca Permette il segnale -Maestro. Dopo aver risolto il segnale -Maestro La tassa esterna dovrebbe aspettare per un po ', dopo di che può avviare i cicli di accesso.

In questo articolo, vogliamo parlarti una volta ben nota, ma ora raramente usato la tecnologia - tecnologia ISA, così come la tecnologia EISA simile ad essa.

ISA è uno standard obsoleto pneumatico di sistema e pneumatici in ingresso / uscita Pneumatici compatibili con IBM personalizzati utilizzati negli anni '80 all'inizio degli anni '90. L'abbreviazione ISA è decifrata come architettura standard del settore (standard di architettura industriale). Questo nome è già indicato che il pneumatico in quel momento è stato lo standard effettivo e è stato preso per utilizzare quasi tutti i produttori di attrezzature per computer.

L'ISA a 8 bit è una delle più antiche tecnologie PC che sono apparse quasi simultaneamente con i primi computer dell'architettura IBM. La sua implementazione ha permesso agli utenti di collegare dispositivi aggiuntivi nei suoi slot di espansione. Per la prima volta, il pneumatico è stato sviluppato per i sistemi basati sul processore Intel 8088 (PC e PC / HT) nel 1981. Successivamente, per il processore 80286 (PC / A), al fine di attuare pienamente le sue capacità, nel 1984 è stato sviluppato ISA a 16 bit.

Pertanto, ci sono 2 versioni principali del pneumatico - 8 bit e 16 bit. Ci sono stati anche un singolo tentativo di alcuni sviluppatori per introdurre le loro opzioni originali a 32 bit, ma non erano diffuse.

Il pneumatico ha avuto diverse slot di estensione, il numero di quali in sistemi XT / AT comprende da 3 a 8 e in cui l'utente potrebbe inserire dispositivi aggiuntivi - schede di estensione. Allo stesso tempo, uno slot versione ISA a 16 bit è progettato in modo tale che i dispositivi a 8 bit possano essere inseriti in esso. Lo slot del pneumatico a 16 bit è solo leggermente più lungo di 8 bit e ha 98 contatti; Lo slot di versione a 8 bit ha 62 contatti.

La larghezza di banda massima del pneumatico a 16 bit è poco più di 8 Mb / c. I dispositivi inseriti nello slot di espansione, grazie alle linee del bus a 24 indirizzi, è possibile affrontare 16 MB di memoria. Inoltre, supporta 16 interrupt hardware, una breve descrizione di cui abbiamo portato in un articolo dedicato all'IRQ.

Nelle prime versioni dell'ISA ha lavorato alla stessa frequenza con il processore. Tuttavia, nelle successive implementazioni dovute al fatto che la frequenza dei processori è aumentata in modo significativo, il pneumatico è stato in grado di lavorare con un generatore di clock separato.

Slot di espansione ISA: 1 - Due 8 bit e 2 - tre 16 bit

Che aspetto ha lo slot di espansione ISA. Scheda madre con due slot a 8 bit e tre slot a 16 bit.

Vantaggi dei pneumatici:

1. Semplicità comparativa del design.
2. Affidabilità.
3. Ampio supporto dai produttori.

Tuttavia, lei aveva e un numero di gravi carenzechi ha spinto a rifiutarsi di usarlo:

1. Bassa velocità.
2. Piccolo bit.
3. Mancanza di pieno supporto per le funzioni di masterizzazione degli autobus.
4. Mancanza di configurazione automatica del dispositivo. I dispositivi ISA sono stati configurati manualmente utilizzando i ponticelli e gli switch.

EISA - Miglioramento della versione ISA

Queste carenze sono state progettate per eliminare il bus EISA (esteso ISA, cioè esteso ISA). Molti famosi produttori di attrezzature informatiche, come Compaq Computer, Epson, Hewlett-Packard, NEC, Zenith e alcuni altri hanno partecipato al suo sviluppo.

Extended ISA - Extended ISA

Eisa fin dall'inizio è stato posizionato come il successore dell'ISA, e non come il suo concorrente. Pertanto, è stato completamente compatibile con i dispositivi ISA. I dispositivi EISA dovevano essere inseriti nello slot della stessa lunghezza della slot ISA a 16 bit, ma differita in presenza di connettore aggiuntivo. Supporta la funzione di mastering del bus per il dispositivo, che ha permesso di trasmettere qualsiasi controllo del bus della scheda nello slot di espansione. Anche la configurazione automatica del dispositivo supportata supportata. Tuttavia, era limitato, perché per questo scopo l'utente è stato offerto uno speciale utility del softwareE i nuovi sistemi operativi, come Windows 95, non sono stati in grado di configurare automaticamente i dispositivi EISA.

La larghezza di banda teorica EISA era 32 MB / C, tuttavia, in pratica, a causa dei costi generali dei protocolli di trasporto, era di circa 20 Mb / s.

Alla fine degli anni '80, durante il periodo di massimo splendore dei sistemi basati su processori 80386 e 486, Eisa sembrava molto promettenti e riuscì a "togliere dalla strada" il progetto alternativo di IBM - il bus MCA. Ma il tempo della sua applicazione attiva si è rivelato essere relativamente breve. Grazie all'introduzione del fattore di forma ATX e alla popolarità della tecnologia dei pneumatici locali, i pneumatici ISA ed EISA hanno praticamente emerso dall'uso rendendo il posto a un tale moderno pneumatico localecome PCI. Tuttavia, i connettori ISA ed EISA potrebbero ancora essere trovati schede madrioh, dove PCI ha servito come la gomma principale.

Conclusione

In questo articolo abbiamo condotto una breve descrizione dei pneumatici ISA ed EISA, ha raccontato della loro storia e principi di lavoro. Sono diventati una pietra miliare importante nello sviluppo dei pneumatici I / O e hanno una grande influenza sullo sviluppo di tali pneumatici I / O moderni, come PCI, PCI Express e AGP. L'architettura standard del settore è ancora utilizzata in molti vecchi computer, e i dispositivi ISA si applicano ancora in molte aree.

L'autobus, come sai, è, in realtà, un set di fili (linee) che collega i vari componenti del computer per la fornitura di feed e scambiare dati. Nella gomma "Configurazione minima" ha tre tipi di linee:

• linee di controllo;
• linee di indirizzamento;
• linee di dati.

I dispositivi collegati al bus sono suddivisi in due categorie principali - maestri bus e schiavi degli autobus. I maestri degli autobus sono dispositivi che possono controllare il funzionamento del pneumatico, I.e, Iniziare la registrazione / lettura, ecc. Schiavi degli autobus - rispettivamente, dispositivi che possono rispondere solo alle richieste. Vero, ci sono ancora "servi intelligenti" (schiavi intelligenti), ma li duriamo per la chiarezza. Bene, infatti, tutto ciò che devi sapere sulle gomme per capire cosa sarà ulteriormente discusso.

IBM nel 1981 ha introdotto un nuovo pneumatico per l'uso nei computer PC / XT Series. Il pneumatico è stato un design estremamente semplice, conteneva 53 linee di segnale e 8 linee elettriche ed era un pneumatico a 8 bit sincrono con interrupt di parità e duplex (interrupt trigger-edge), quando si utilizzano gli interruzioni della richiesta dei dispositivi, modificando lo stato della linea IRQ corrispondente . su 1 o posteriore. Tale organizzazione di richieste di interrupt consente di utilizzare ogni interruzione solo su un dispositivo. Inoltre, il pneumatico non ha supportato altri maestri degli autobus e gli unici dispositivi di controllo dei pneumatici erano il processore DMA e il controller DMA.

Le carenze del pneumatico derivanti dalla semplicità del design sono evidenti. Quindi per l'uso in iBM Computers.-A ("tecnologia avanzata") nel 1984 è stata presentata una nuova versione Pneumatici successivamente chiamati ISA. Mantenere la compatibilità con le vecchie schede di estensione a 8 bit, la nuova versione del pneumatico ha una serie di vantaggi significativi, come:

• aggiunta di 8 righe di dati Ammessi di condivisione dei dati a 16 bit;
• l'aggiunta di 4 linee di indirizzo ha permesso di aumentare la dimensione massima della memoria indirizzabile a 16 mV;
• sono state aggiunte 5 linee IRQ a trigger aggiuntive;
• È stato attuato un sostegno parziale per maestri bus aggiuntivi;
• la frequenza dei pneumatici è stata aumentata a 8 MHz;
• la larghezza di banda ha raggiunto 5,3 mV / s.

L'implementazione di masterizzazione degli autobus non è stata particolarmente riuscita, poiché, ad esempio, una richiesta per il rilascio del pneumatico ("Bus Hang-off") all'attuale master bus è stato elaborato da diversi orologi, inoltre, ogni master ha dovuto rilasciare periodicamente il maestro Pneumatico per abilitare l'aggiornamento della memoria (Aggiorna memoria) o di aggiornarti. Per garantire la compatibilità all'indietro con pagamenti a 8 bit, la maggior parte delle nuove funzionalità è stata implementata aggiungendo nuove linee. Poiché è stato costruito sulla base di un processore Intel 80286, che era significativamente più veloce di 8088, ha dovuto aggiungere un generatore di stato in attesa (generatore di stato di attesa). Per scavalcare questo generatore, viene utilizzata una linea gratuita (contatta B8 Nows- "No Waitt") del bus originale a 8 bit. Quando si installa questa riga in 0, le aspettative vengono saltate. L'uso delle linee del pneumatico sorgente ha permesso agli sviluppatori di eseguire commissioni "veloci" a 16 bit e a 8 bit.

Il nuovo slot conteneva 4 nuove linee di indirizzo (LA20-LA23) e copie di tre linee di indirizzo più giovani (LA17-LA19). La necessità di tale duplicazione è sorto a causa del fatto che le linee di indirizzo HT erano linee con un ritardo (linee scatarie) e tali ritardi hanno portato a una diminuzione delle prestazioni dei dispositivi periferici. L'utilizzo di un set duplicato di linee mirate ha consentito una mappa a 16 bit all'inizio del ciclo per determinare quali sono gli appelli ad esso, e inviare un segnale che può effettuare uno scambio a 16 bit. In effetti, questo è un punto chiave nel garantire la compatibilità all'indietro. Se il processore sta cercando di eseguire l'accesso a 16 bit alla scheda, può essere eseguito solo se riceve la risposta corrispondente IO16 da esso. In caso contrario, il chipset avvia due cicli a due bit a 8 bit invece di un ciclo a 16 bit. E tutto andrebbe bene, ma le linee di indirizzo senza un ritardo di soli 7, quindi le tasse che utilizzano l'intervallo di indirizzi sono inferiori a 128 KB, non possono determinare se l'indirizzo trasmesso è nella loro intervallo di indirizzi, e, di conseguenza, invia la risposta IO16 . Pertanto, molte schede, comprese le schede EMS, non hanno potuto utilizzare uno scambio a 16 bit. Scopri di più sul funzionamento del bus ISA può essere trovato nella descrizione.

Nonostante la mancanza di standard ufficiali e tecnici "punti salienti" del bus ISA ha superato le esigenze dell'utente medio del campione del 1984 e il "dominio" IBM al mercato computer di massa ha portato al fatto che i produttori di schede di estensione e cloni sono adottati ISA per lo standard. Tale popolarità del pneumatico ha portato al fatto che gli slot ISA sono ancora presenti affatto plastoni di sistema.ah, e le tasse ISA sono ancora prodotte. Vero, Microsoft nella specifica PC99 prevede il rifiuto dell'ISA, ma, come si suol dire, prima di poter vivere.

Pneumatici ISA ed EISA

Il pneumatico ISA è stato il primo bus di sistema standardizzato (ISA significa Industria Standart Architecture.) E per molti anni è stato lo standard nel campo del PC. E anche oggi, i connettori di questo pneumatico possono essere trovati su alcune schede di sistema.

Pneumatico a 8 bit

Nel pneumatico a 8 bit del 1981 (bus ISA a 8 bit), che può essere trovato in computer HT-Generation. Lo pneumatico a 8 bit ha 62 linee, che possono essere trovate sulle sue slot. Includono 8 linee di dati, 20 linee di indirizzo, 6 linee di richiesta di interrupt. La gomma funziona a una frequenza di 4,77 MHz. Il bus ISA a 8 bit è il più lento di tutti i pneumatici di sistema (la larghezza di banda è solo 1,2 Mb al secondo), quindi è stato da tempo obsoleto molto tempo fa e quindi non è usato da nessuna parte oggi, e tranne che circa-molto raramente (ad esempio Alcune carte il sintonizzatore FM può avere un'interfaccia ISA a 8 bit, poiché viene utilizzata solo per controllare, e non trasmettere dati in sé e la sua velocità non è critica).

Pneumatico a 16 bit

Un ulteriore sviluppo dell'ISA era un pneumatico a 16 bit, chiamato anche in autobus, che è stato utilizzato per la prima volta per la prima volta nel 1984. Se guardi le sue slot (mi dispiace, per favore, per scarsa qualità Figura), vedrai che consistono in due parti, di cui uno (grande) copia completamente lo slot a 8 bit. Una parte aggiuntiva contiene 36 contatti (opzionali 8 linee di dati, 4 linee di indirizzo e 5 linee IRQ più il contatto per il nuovo segnale SBHE). Su questa base, i pannelli a 8 bit brevi possono essere installati nei connettori del nuovo bus (fallo al contrario, ovviamente, è impossibile). L'assegnazione delle conclusioni dello slot a 16 bit è riportata nella tabella seguente.

Conclusione (lato di saldatura)	Segnale	Valore	Conclusione (lato di installazione)	Segnale	Valore
B1.	GND.	Terra	A1.	I / O CH ck	Controllo del canale di input / output
B2.	RES DRV.	Reset segnale	A2.	D7.	Linea dati 8.
B3.	+5 V.	+5 V.	A3.	D6.	Linea dati 7.
B4.	IRQ9.	Cascading il secondo controller di interruzione	A4.	D5.	Linea dati 6.
B5.	-5 V.	-5 V.	A5.	D4.	Linea dati 5.
B6.	DRQ2.	Richiedi DMA 2.	A6.	D3D.	Linea dati 4.
B7.	-12 V.	-12 V.	A7.	D2.	Linea dati 3.
B8.	Res.	Comunicazione con memoria senza tempo di attesa	A8.	D1.	Linea dati 2.
B9.	+12 V.	+12 V.	A9.	D0.	Linea dati 1.
B10.	GND.	Terra	A10.	I / o ch rdy	Controllo della prontezza del canale I / O
B11.	Smemw.	I dati sono registrati in memoria (fino a 1 MB, S indica Small)	A11.	Aen.	Indirizzo abilitato, controllo dei pneumatici con CPU e controller DMA
B12.	Smemr.	I dati vengono letti dalla memoria (fino a 1 MB, S indica Small)	A12.	A19.	Linea di indirizzo 20.
B13.	Iow.	I dati sono registrati nella porta I / O	A13.	A18.	Linea di indirizzo 19.
B14.	IOR.	I dati vengono letti dalla porta I / O	A14.	A17.	Linea di indirizzo 18.
B15.	DACK3.	DMA-ACKNOWERGE (conferma) 3	A15.	A16.	Linea di indirizzo 17.
B16.	DRQ3.	Richiedi DMA 3.	A16.	A15.	Linea di indirizzo 16.
B17.	Dack1.	DMA-ACKNOWERGE (conferma) 1	A17.	A14.	Linea di indirizzo 15.
B18.	IRQ1.	Richiesta di interrupt 1.	A18.	A13.	Linea di indirizzo 14.
B19.	Ricaricare.	Rigenerazione della memoria	A19.	A12.	Linea di indirizzo 13.
B20.	CLC.	Tatto del sistema 4.77 MHz	A20.	A11.	Linea di indirizzo 12.
B21.	IRQ7.	Richiesta di interrupt 7.	A21.	A10.	Linea di indirizzo 11.
B22.	IRQ6.	Richiesta di interrupt 6.	A22.	A9.	Linea di indirizzo 10.
B23.	IRQ5.	Richiesta di interrupt 5.	A23.	A8.	Linea di indirizzo 9.
B24.	IRQ4.	Richiesta di interrupt 4.	A24.	A7.	Linea di indirizzo 8.
B25.	IRQ3.	Richiesta di interrupt 3.	A25.	A6.	Linea di indirizzo 7.
B26.	Dack2.	DMA-ACKNOWERGE (conferma) 2	A26.	A5.	Linea di indirizzo 6.
B27.	T / C.	Il conteggio del terminale segnala la fine della trasformazione DMA	A27.	A4.	Linea di indirizzo 5.
B28.	Ale.	Address Latch abilitato, indirizzo / dati di distribuzione	A28.	A3.	Linea di indirizzo 4.
B29.	+5 V.	+5 V.	A29.	A2.	Linea di indirizzo 3.
B30.	OSC.	Tatto dell'oscillatore (14.31818 MHz)	A30.	A1.	Indirizzo 2.
B31.	GND.	Terra	A31.	A0.	Indirizzo Linea 1.
D1.	Mem CS 16.	Chip di memoria Select.	C1.	Sbhe.	Bus di sistema ad alto abilitato, segnale per dati a 16 bit
D2.	I / O CS 16	I / O-Card con 8 bit / 16 bit Trasferimento	C2.	LA23.	Linea di indirizzo 24.
D3.	IRQ10.	Richiesta di interrupt 10.	C3.	LA22.	Linea di indirizzo 23.
D4.	IRQ11.	Richiesta di interrupt 11.	C4.	LA21.	Linea di indirizzo 22.
D5.	IRQ12.	Richiesta di interrupt 12.	C5.	LA20.	Linea di indirizzo 21.
D6.	IRQ13.	Richiesta di interrupt 13.	C6.	LA19.	Linea di indirizzo 20.
D7.	IRQ14.	Richiesta di interrupt 14.	C7.	LA18.	Linea di indirizzo 19.
D8.	Dack0.	DMA-riconoscere (conferma) 0	C8.	LA17.	Linea di indirizzo 18.
D9.	DRQ0.	Richiedi DMA 0.	C9.	Memr.	Leggere i dati dalla memoria
D10.	Dack5.	DMA-ACKNOWERGE (conferma) 5	C10.	Memw.	Registra i dati nel memo
D11.	DRQ5.	Richiedi DMA 5.	C11.	SD8.	DATA LINEA 9.
D12.	Dack6.	DMA-ACKNOWERGE (conferma) 6	C12.	SD9.	Linea dati 10.
D13.	DRQ6.	Richiedi DMA 6.	C13.	SD10.	Linea dati 11.
D14.	Dack7.	DMA-ACKNOWERGE (conferma) 7	C14.	SD11.	Linea dati 12.
D15.	DRQ7.	Richiedi DMA 7.	C15.	SD12.	Linea dati 13.
D16.	+5 V.	+5 V.	C16.	SD13.	Linea dati 14.
D17.	Maestro	Busmaster segnale	C17.	SD14.	Linea dati 15.
D18.	GND.	Terra	C18.	SD15.	Linea dati 16.

L'implementazione di masterizzazione degli autobus non è stata particolarmente riuscita, poiché, ad esempio, una richiesta per il blocco dell'autobus) all'attuale master bus è stata elaborata da diversi orologi, inoltre, ogni master ha dovuto rilasciare periodicamente il pneumatico per abilitare l'aggiornamento della memoria (memoria Aggiorna) o aggiornati. Per garantire la compatibilità all'indietro con pagamenti a 8 bit, la maggior parte delle nuove funzionalità è stata implementata aggiungendo nuove linee. Poiché è stato costruito sulla base di un processore Intel 80286, che era significativamente più veloce di 8088, ha dovuto aggiungere un generatore di stato in attesa (generatore di stato di attesa). Per aggirare questo generatore, viene utilizzata una linea libera (contatto B8) del bus originale a 8 bit. Quando si installa questa riga in 0, le aspettative vengono saltate. Ciò ha permesso agli sviluppatori di fare schede veloci a 16 bit e a 8 bit.

Il nuovo slot conteneva 4 nuove linee di indirizzo (LA20-LA23) e copie di tre linee di indirizzo più giovani (LA17-LA19). La necessità di tale duplicazione è sorto a causa del fatto che le linee di indirizzo HT erano linee con un ritardo (linee scatarie) e tali ritardi hanno portato a una diminuzione delle prestazioni dei dispositivi periferici. L'utilizzo di un set duplicato di linee mirate ha consentito una mappa a 16 bit all'inizio del ciclo per determinare quali sono gli appelli ad esso, e inviare un segnale che può effettuare uno scambio a 16 bit. In effetti, questo è un punto chiave nel garantire la compatibilità inversa. Se il processore sta cercando di eseguire l'accesso a 16 bit alla scheda, può essere eseguito solo se riceve la risposta corrispondente IO16 da esso. In caso contrario, il chipset avvia due cicli a due bit a 8 bit invece di un ciclo a 16 bit. E tutto andrebbe bene, ma le linee di indirizzo senza indugio solo 7, quindi le tasse che utilizzano l'intervallo di indirizzi sono inferiori a 128 Kb, non possono determinare se l'indirizzo trasmesso è nel loro intervallo di indirizzi, e, di conseguenza, inviare la risposta IO16. Pertanto, molte schede, comprese le schede EMS, non hanno potuto utilizzare uno scambio a 16 bit.

I dati del byte di dati tramite il bus ISA si verifica come segue: In primo luogo, l'indirizzo della cellula RAM o della porta del dispositivo I / O è impostato sul bus di indirizzo, in cui i byte devono essere trasferiti, il byte dei dati viene visualizzato sulla linea dati. È possibile ritardare gli orologi d'attesa e un segnale viene inviato alla trasmissione del byte (il record della registrazione), e non è noto, sono riusciti a registrarsi o meno. Pertanto, il tatto della frequenza dei pneumatici è selezionato 8,33 MHz in modo che anche i dispositivi più lenti siano garantiti per produrre il bus di scambio sul bus (comandi). La capacità allo stesso tempo ammontava a 5,3 Mb / s.

Nonostante la mancanza di uno standard ufficiale e tecnico "uvetta", il bus ISA ha superato le esigenze dell'utente medio del 1984, e la popolarità di IBM nel mercato dei computer di massa ha portato ai produttori di comandi di estensione e cloni a ISA adottato per lo standard. Tale popolarità del pneumatico ha portato al fatto che gli slot ISA sono ancora presenti su molte moderne schede di sistema, e le carte per il pneumatico ISA sono ancora prodotte (ecco perché abbiamo presentato in dettaglio del pneumatico ISA a 12 bit .

È vero, nelle ultime specifiche delle apparecchiature informatiche iniziarono ad essere abbandonate dal vecchio pneumatico (dopo tutto, più di 15 anni nel campo dell'industria informatica sono un tempo enorme). Ma la cosa è che gli utenti hanno accumulato un circuito stampato diverso con interventi ISA durante questo periodo e difficilmente desiderano separarli. Inoltre, tali dispositivi a bassa velocità, come modem o schede di rete lenti, non richiedono un'alta larghezza di banda della pneumatica, e l'uso di interfacce più moderne non fornisce alcun vantaggio speciale per loro. E nessuno ha probabilmente i produttori di schede madri di indossare i loro prodotti uno o due grandi slot neri grandi, soprattutto poiché la tendenza emergente nel supporto ISA può godere in forte domanda tra i proprietari delle vecchie mappe. Così ISA, apparentemente, non è ancora andato a sinistra e non andrà presto con le loro posizioni hasted, come può sembrare a prima vista.

Pneumatico Eisa.

La necessità di migliorare le prestazioni insieme alla fornitura di compatibilità ha portato a un ulteriore sviluppo del pneumatico ISA. Pertanto, nel settembre 1988, Compaq, Epson, Hewllett-Packard, NEC, Wyse, Zenith, Olivetti, AST Research e Tandy hanno presentato un'espansione di pneumatici a 32 bit con piena compatibilità all'indietro, che è stata nominata EISA ( ISA esteso.). Le caratteristiche principali della nuova interfaccia erano le seguenti:

• EISA Slot è completamente compatibile con uno slot ISA. Come nel caso di espansione a 16 bit, sono state fornite nuove opportunità aggiungendo nuove linee. Poiché il connettore ISA continua ad estendere, gli sviluppatori hanno trovato una soluzione originale: i nuovi contatti sono stati posizionati tra i contatti del pneumatico ISA e non sono stati portati sul bordo del connettore. Il sistema speciale di protrusioni sul connettore e le fessure in luoghi opposti sulle schede EISA ha permesso loro (schede) di andare più in profondità nel connettore e connettersi a nuovi contatti. Sul "primo piano" (superiore) di questo edificio a due piani ci sono contatti del già noto ISA, mentre sul "secondo piano" (inferiore) sono nuove conclusioni EISA. Per questo motivo, le carte ISA possono essere inserite in slot EISA (quest'ultimo non inserisce completamente il connettore, poiché non hanno uno slot)
• Eisa è un bus a 32 bit che in combinazione con 8,33 MHz "Ami dà portata In 33 Mb / s
• La indirizzamento della memoria a 32 bit è consentito indirizzare fino a 4 GB di memoria (come nell'estensione dell'ISA, le nuove linee di indirizzo erano senza indugio)
• Schede di estensione automatica, nonché la possibilità della loro configurazione che non utilizzano dip switch e software
• Supportare la possibilità di impostare il livello del livello di due livelli ( innescato) interrupt, che hanno consentito diversi dispositivi di utilizzare un interrupt, come nel caso di un multilivello ( livellato) Interrupt.
• Supporto master multiplo bus
• L'autobus EISA offre grandi vantaggi quando si utilizza la cache

Come si può vedere dalla descrizione di cui sopra, per le esigenze di quel tempo è stato abbastanza.

Una caratteristica importante del pneumatico è stata la possibilità per qualsiasi master bus di accedere a qualsiasi dispositivo di memoria o dispositivo periferico, anche se avevano diversi scarichi dei pneumatici. A proposito di completa compatibilità inversa con ISA, va notato che le carte ISA naturalmente non supportano la separazione degli interrupt, anche essere inseriti nel connettore EISA. Per quanto riguarda il supporto del master del bus moltiplicabile, è stata una versione migliorata e integrata di tali per ISA. Ha partecipato anche a quattro livelli prioritari:

1. Modifiche all'aggiornamento della memoria
2. processore
3. Adattatori per pneumatici

Eisa Tyre Arbiter è stato anche lì - il cosiddetto controller Perefirin (ISP, Periferico del sistema integrato.), chi ha seguito l'ordine. Inoltre, è stato versato un altro dispositivo - Chip di interfaccia master bus Intel (BMIC), che ha seguito il master da lanciare sul pneumatico. Attraverso un certo numero di orologi, il master è stato rimosso dal pneumatico e è stata generata un'interruzione non promessa.

Non condurrò il compito delle conclusioni di slot EISA, poiché il bus EISA non ha ricevuto una tale grande distribuzione come ISA, e è morto a lungo. Puoi trovarlo forse solo in abbastanza computer antichi.

Computer compatibili. Utilizzato per collegare le schede di espansione standard ISA. Strutturalmente eseguito sotto forma di un connettore da 62 o 98 pin sulla scheda madre.

Con l'avvento delle schede madri ATX, il bus ISA ha cessato di essere ampiamente utilizzato nei computer, sebbene le tasse ATX siano state trovate con PCI e una (o due) porte ISA. Ma mentre può ancora essere trovato nei vecchi -Computer, così come nei computer industriali.

Per i sistemi embedded, c'è un'opzione di layout Bus ISA, caratterizzata dal connettore applicabile - bus PC / 104.

Storia

Scheda video sul bus ISA (Trident 512k)

Per la prima volta, il pneumatico ISA è apparso su IBM PC / XT Computers nel 1981. Era un pneumatico a 8 bit con una frequenza di clock della velocità dati di 4,77 mgti di 4,77 Mb / s. Il connettore consisteva in 62 contatti, 8 di essi - per i dati, le linee di indirizzo di 20 linee, 6 - per gli interrupt da IRQ2 a IRQ7.

Nel 1984, il pneumatico è stato migliorato - è diventato in grado di trasmettere dati a 16 bit per il tatto, aumentato la frequenza dell'orologio a 8 MHz, la dimensione della memoria indirizzabile è stata aumentata da 4 MB a 16 MB. Il connettore è aumentato di 36 contatti, mentre è rimasto compatibile con le mappe di estensione a 8 bit, 16 linee sono state ora assegnate ai dati, sotto l'indirizzo 24 linee e sotto gli interrupt di 11 linee di autobus.

In un consorzio di nove produttori di computer: (AST Research, Epson, NEC, EISA.

Nell'anno, Microsoft ha migliorato il bus e ha sviluppato ISA PNP (Plug and Play), che ha consentito il sistema operativo di determinare l'interruzione assegnabile per il dispositivo.

L'interfaccia ISA è stata principale su sistemi di tipo obsoleti. Nei nuovi edifici del fattore di forma del 1997, questa interfaccia è solitamente assente.

Collegamenti

Fondazione Wikimedia. 2010.

Guarda cos'è "Isa Tire" in altri dizionari:

Questo termine ha altri valori, vedere ISA (valori). 5 Connettori 16 bit e 1 connettore a 8 bit ISA ISA Pneumatico ISA (dall'architettura standard del settore inglese, ISA Bus, PR ... Wikipedia

Bus informatico bus di espansione utilizzato su una mappa del sistema di computer o controller industriali per aggiungere dispositivi (schede) a un computer. Esistono diversi tipi: personal computer ISA 8 e 16 scarico, ... ... Wikipedia

pneumatico con una piccola quantità di linee - Personal Computer Bus per il collegamento dei dispositivi che non richiedono la velocità di trasferimento dei dati: Boot ROM (Bootrom), porte seriali e parallele (com, LPT), tastiera, mouse, controller azionario floppy, vari ... ...

Pneumatico dati bus destinato al trasferimento di informazioni. NEL tecnico informatico È consuetudine distinguere le conclusioni dei dispositivi allo scopo: alcuni per la trasmissione di informazioni (ad esempio, sotto forma di segnali a basso o alto livello), altri per il messaggio ... ... Wikipedia

Pneumatico per computer, che trasmette segnali che determinano la natura dello scambio di informazioni sull'autostrada. I segnali di controllo determinano quale operazione (lettura o registrazione della memoria) deve essere prodotta, sincronizza lo scambio ... ... Wikipedia

Lo pneumatico del computer BUS indirizzo utilizzato dal processore centrale o dai dispositivi in \u200b\u200bgrado di avviare sessioni DMA per indicare l'indirizzo fisico della RAM di PAROLA (o l'inizio del blocco di parole) a cui il dispositivo può contattare ... ... Wikipedia

ISA: ISA Obsobed System Bus IBM PC Computer compatibili con PC. Sicurezza di Internet E server di accelerazione Nome del prodotto precedente Microsoft Forefront Threat Management Gateway da Microsoft. Società internazionale di ... ... Wikipedia

pneumatico at-bus - Pneumatico della tecnologia avanzata L'interfaccia di sistema sviluppata da IBM per il PC IBM in serie è lo sviluppo dell'interfaccia del sistema BUS XT, fornisce compatibilità con esso. L'interfaccia utilizza 16 dati del bus di scarica, 24 ... ... Directory tecnica del traduttore.

pneumatico Eisa. - Architettura standard industriale estesa Il bus del sistema PC, espandendo le funzionalità del bus ISA con 16 a 32 x scariche. Il bus PCI è stato rapidamente sfollato. Soggetti tecnologie dell'informazione In generale, sinonimi ... ... Directory tecnica del traduttore.

Connettori pneumatici PCI. Express (in alto: x4, x16, x1 e x16). Di seguito è riportato il solito connettore BUS PCI a 32 bit. Questo termine ha anche altri significati, vedere Pneumatico. Pneumatico per computer (da ... Wikipedia