Opona JEST.(JA.nudialny. S.tandart. ZA.rhitecture) jest faktycznie standardową oponą dla komputerów IBM PC / na komputerach osobistych i kompatybilnych z nimi. Opona EISA.Z którym szereg firm produkowanych komputery osobiste, ustąpił do magistrali PCI i jest obecnie używany rzadko.

Główne różnice opony ISA komputer osobisty IBM PC / AT z poprzednika - opony komputerowe IBM PC / XT są następujące:

w magistrali komputerów umożliwia korzystanie z płyt zewnętrznych jako 16-bitowych urządzeń wejściowych / wyjściowych i pamięci 16-bitowej;

cykl dostępu do 16-bitowej pamięci na płyty zewnętrznej może być wykonane bez wkładania zegarów oczekiwań;

wielkość pamięci adresowanej bezpośrednio na płytach zewnętrznych może osiągnąć 16 MB;

opłata zewnętrzna może stać się gospodarzem (max) na oponie i niezależnie dostęp do wszystkich zasobów zarówno na oponie, jak i na płycie głównej.

Opisując autobus, wskazane jest przesłanie komputera jako składające się z płyty głównej (płyty głównej) i płyt zewnętrznych, które współdziałają ze sobą i zasobami płyty głównej przez oponę. Wszystkie pasywne urządzenia (niezdolne do zadań) w magistrali można podzielić na dwie grupy - pamięć i urządzenia wejściowe / wyjściowe (porty). Cykle dostępu dla każdej z grup różnią się od siebie zarówno przez tymczasowe cechy, jak i sygnały generowane w magistrali.

Czysto warunkowo, dla wygody zrozumienia funkcjonowania opony JEST., Zakładamy, że na płycie głównej komputera znajdują się następujące urządzenia, które są zdolne do bycia właścicielami (procesorami) oponami: centralny procesor (CPU), sterownik bezpośredni dostęp do pamięci (PDP), regulator regeneracji pamięci (KRP). Ponadto opłata zewnętrzna może być opona autobusem. Podczas wykonywania cyklu dostępu w magistrali tylko jeden z urządzeń może być wąsami. Rozważ Czytaj więcej funkcji tych urządzeń na oponie JEST..

Centralny procesor (CPU) - Jest to główna sekwencja na oponie. Domyślnie jest to procesor, który zostanie uznany za kreatora na oponie. Kontroler PDP, a także regulator regeneracji pamięci, zabronić pracy procesora podczas pracy.

Kontroler PDP. - To urządzenie jest powiązane z sygnałem zapytania do trybu PDP i sygnały potwierdzenia trybu RPP. Aktywny sygnał aktywacji PDP umożliwi kolejne przechwytywanie opon przez regulator PDP do przesyłania danych z pamięci do portów wyjściowych lub z portów wejściowych do pamięci.

Sterownik regeneracji pamięci - staje się właścicielem opony i generuje sygnały pamięci adresu i czytania w celu regeneracji informacji w żetonach dynamiczna pamięć zarówno na pamięci matki, jak i płyty zewnętrzne.

Opłata zewnętrzna - Interakcje z innymi urządzeniami za pomocą złącza na magistrali ISA. Może stać się kreatora w autobusie, aby uzyskać dostęp do pamięci lub urządzeń wejściowych / wyjściowych.

Ponadto na płycie głównej komputera znajduje się wiele urządzeń, które nie mogą być oponami w autobusie, ale mimo to interakcja z nim. Są to następujące urządzenia:

Zegar w czasie rzeczywistym (licznik timera) - To urządzenie składa się ze zegarów w czasie rzeczywistym, aby wspierać datę i godzinę i zegar, jako regułę na podstawie mikroukustów Intel 8254A. Jednym z liczników timera tego układu generuje impulsy z okresem 15 mikrosekund, aby rozpocząć regulator regeneracji pamięci do regeneracji.

Krzyż płyta główna - część płyty głównej, która łączy złącza opon JEST. Aby połączyć płyty zewnętrzne z innymi zasobami na płycie głównej.

Pamięć na płycie głównej - Część lub wszystkie mikrokirotyki bezpośredniego dostępu (RAM) używany do przechowywania informacji o procesorach CPU. Płyty zewnętrzne mogą również zawierać mikrokiriuchy dodatkowej pamięci.

Kontroler przerwański - To urządzenie jest związane z liniami zapytania przerwania w autobusie. Przerwania wymagają dalszej konserwacji procesora.

Urządzenia we / wy - Część lub wszystkie urządzenia we / wy (takie jak porty równoległe lub sekwencyjne) mogą być umieszczone zarówno na płytach głównej, jak i płytach zewnętrznych.

Przełączane bajty danych. - To urządzenie umożliwia wymianę 16-bitowych i 8-bitowych urządzeń ze sobą.

PC / w architekturze komputera osobistego komputera z punktu widzenia przy użyciu magistrali ISA jest pokazana na rysunku.

Opłaty zewnętrzne zainstalowane w złączy magistrali mogą być 8- i / lub 16-bitowe. 8-bitowa tablica ma tylko jedno złącze interfejsu i może działać tylko z 8-bitowymi danymi. 8-bitowe gniazdo nie może być kreatora w autobusie. 16-bitowa opłata koniecznie ma dwa złącze interfejsu - jeden główny, taki sam jak w 8-bitowych deskach i jeden dodatkowy. Taka tablica może obsługiwać zarówno z 8, jak iz 16-bitowych danych, a ponadto może być opona do magistrali. Łączna liczba płyt zainstalowanych w złączy jest ograniczona zarówno do obciążenia opony, jak i konstrukcji strukturalnej płyty głównej. Z reguły może zainstalować nie więcej niż 8 (pięć 16-bitowych i trzech 8-bitowych) płyt zewnętrznych w magistrali. Takie ograniczenie jest również spowodowane stosunkowo małą liczbą dostępnych linii zapytań na żądaniach PDP i przerwania istniejące w magistrali.

Domyślny procesor centralny jest głównym właścicielem opony, regulator PDP i regulator regeneracji pamięci może stać się talkami w magistrali, tylko przed zakazaniem operacji procesora. Proces zakazu działania procesora jest opracowanie sygnału zapytań na PDP i odbieranie sygnału potwierdzenia PPP.

Centralny procesor może być źródłem obu 16-bitowych operacji i 32-bitowej. Gdy procesor jest zasobem 16-bitowym, może wykonywać operacje zarówno z 16, jak i z 8-bitowymi zasobami w autobusie. Podczas wykonywania polecenia CPU działającego z 16-bitowymi danymi, jeśli zasób dostępu jest 8-bitowy, wówczas dwa cykle dostępu są wykonywane na specjalnym sprzęcie na płycie głównej w tym przypadku. Jeśli procesor jest 32-bitowy, a następnie sprzęt na płycie głównej komputera jeden 32-bitowy cykl CPU z zewnętrznym zasobem musi być przekształcony w dwa pojedyncze 16-bitowe cykle dostępu.

Funkcje dla płyt zewnętrznych.Jeśli procesor jest kreatora w autobusie, a następnie płyty zewnętrzne mogą działać tylko w trybie pamięci lub urządzenia we / wy.

Sygnały wsparcia dla PDP są lutowane z złącza bezpośrednio do sterownika PDP, który jest zwykle wykonywany intel mikrokriguit 8237a. Gdy tryb PDP jest wymagany przez dowolne urządzenie (co najmniej jeden z sygnałów Drq. Staje się aktywny), regulator PDP wykonuje wychwytywanie opon w procesorze CPU. Wydawanie, a następnie odpowiedni sygnał -Dack. Oznacza to, że kontroler PDP zaczął przesyłać dane. Cykle PDP nie będą wykonywane w magistrali, jeśli sygnał -Mistrz będzie dozwolone z każdej płyty zewnętrznej.

Jeśli zapytanie PDP jest wymagane przez urządzenie wejściowe / wyjściowe, należy zauważyć, że kanały 0 ... 3 PDP obsługują tylko 8-bitową transmisję danych; Wszystkie dane muszą być przesyłane tylko przez linie. SD.<7...0> . Permentacja bajtów w tym przypadku przeprowadza sprzęt na płycie głównej zgodnie z sygnałami SA0 i -SBHE.. Taka permutacja może być wymagana na przykład podczas przesyłania danych z wyższego bajtu 16-bitowego pamięci do 8-bitowego portu. PDP 5 ... 7 kanałów obsługuje tylko 16-bitowe dane; Wszystkie dane muszą być przesyłane jako 16-bitowe na liniach. SD.<15...0> . Pamięć uczestnicząca w trybie PDP na tych kanałach powinna wynosić tylko 16-bitowy. Zespół bajtów na płycie głównej nie będzie dostosowywać niespójności rozmiaru danych.

Uwaga: Pamięć 8-bitowa dla jego części może przesyłać dane w trybie MPD tylko 8-bitowe urządzenia we / wy; Używanie pamięci 8-bitowej z 16-bitowymi urządzeniami wejściowymi / wyjściowymi nie jest dozwolone.

UWAGA! Sterownik regeneracji pamięci nie może przechwycić opony, dopóki kontroler PDP go nie ma. Oznacza to, że każdy cykl PDP nie powinien przekraczać 15 μs. W przeciwnym razie może wystąpić utrata informacji w dynamicznych chipach pamięci.

Funkcje dla płyt zewnętrznych

Sygnały zapytania i potwierdzenia trybu PDP są kierowane dla wszystkich płyt zewnętrznych, a sygnały te są generowane przez konwencjonalne wyjścia TTL, więc wszystkie opłaty zewnętrzne muszą używać i analizować różne kanały PDP. W przeciwnym razie możliwe jest konflikt zewnętrznych gniazd lub z urządzeniami na płycie głównej.

Zewnętrzne szczeliny mogą być bezpośrednią pamięcią dostępu lub urządzeniem wejściowym / wyjściowym, gdy wchodzą w interakcję z kontrolera PDP.

Płyty zewnętrzne mogą obsługiwać w 5 różnych trybach: opony magistrali, pamięci i urządzenia wejściowe / wyjściowe do bezpośredniego dostępu, pamięci i urządzeń I / O, odzyskiwania pamięci lub resetowania. Deski mogą obsługiwać dowolną kombinację pierwszych czterech trybów; Sygnał rozładowania musi być zgodny ze wszystkimi płytami jednocześnie.

Stają się tylko 16-bitowe tablice z dwoma złączami interfejsu podatki na oponie. Aby uchwycić oponę, opłata zewnętrzna musi zezwolić na sygnał -Drq. i otrzymałem sygnał -Dack. Z kontrolera PDP pozwól sygnałowi -Mistrz. Na tej procedurze przechwytywania opon kończy się.

Opłata zewnętrzna, przechwytywanie opony, może wykonać dowolne cykle dostępu, a także centralny procesor. Jedynym ograniczeniem jest niemożność przeprowadzania cykli PDP, ponieważ wszystkie sygnały interfejsu sterujące działaniem sterownika PDP są uruchamiane na płycie głównej i nie mogą być używane przez sterownik PPP znajdujący się na płycie zewnętrznej. Gdy opłata zewnętrzna jest oponą do magistrali, sterownik PDP zabrania sygnału Aen. A to pozwala urządzeniom I / O normalnie odszyfrować adres i być dostępne dla opłat zewnętrznych. Z zabronionym sygnałem AEN, cykle transmisji PDP nie są możliwe (więcej w sekcji Opis sygnału Aen., w Ch. 3). Ponadto cykle PDP nie można wykonywać na oponie również, ponieważ kontroler kanału PDP, przez który przyjęto uchwycenie opon, jest zajmowane, a inne kanały kontrolera PDP nie mogą być stosowane przed uwolnieniem wcześniej zajęty, tj. Przed wyzwoleniem opony, która go uchwyciła opłata zewnętrzna.

Uwaga: Oprogramowanie obsługujące działanie płyty zewnętrznej jako Busetter powinien zapewnić użycie kanałów PDP tylko w trybie kaskadowym. W przeciwnym razie opłata zewnętrzna nie będzie mogła uchwycić opon.

Uwaga: płyta zewnętrzna rozpoczyna dowolny cykl dostępu jako 16-bitowy, ale jeśli sygnał -Mem cs16. lub -I / o cs16 Nie będzie dozwolony, cykl zostanie ukończony jako 8-bitowy. W tym samym czasie bajt zmieniany na płycie głównej określi przez linie danych ( SD.<15...8> lub SD.<8...0> ) Bajt informacyjny jest przesyłany, w oparciu o analizę sygnałów -SBHE. i SA0..

UWAGA! Zewnętrzna płyta przechwytywająca oponę jest zobowiązana w nie mniej niż 15 μs, aby wygenerować sygnał -Odświeżać. Aby poprosić o regulator regeneracji do regeneracji pamięci. Sterownik regeneracji podczas wykonywania cyklu regeneracji pamięci generuje adresy, polecenia i analizuje sygnał I / O CH RDYale wygenerowana jest płyta zewnętrzna -Odświeżać.Po zakończeniu cyklu regeneracji usuwa ten sygnał i nadal pozostaje opona do autobusu. W razie potrzeby wykonaj wiele cykli regeneracji -Odświeżać. Może być zatrzymany przez pokładzę zewnętrzną na cały czas wymaganą liczbę cykli regeneracji.

Sterownik regeneracji pamięci nie może uchwycić samą opon, dopóki sterownik PD (mianowicie, opłata zewnętrzna staje się wąsami w autobusie) nie uwalnia go do czasu regeneracji -Odświeżać.

Opłata zewnętrzna może pracować w trybie PDP tylko wtedy, gdy sterownik PDP jest Tusk w autobusie. W trybie dostępu bezpośredniego pamięci dane są zawsze przesyłane między urządzeniem I / O a pamięcią na płycie zewnętrznej. W trybie bezpośredniego dostępu do urządzenia we / wy dane są przesyłane między pamięcią a urządzeniem wejściowym / wyjściowym na płycie zewnętrznej. Zarząd zewnętrzny odpowiadający magistrali jako urządzenie 8- lub 16-bitowe musi odpowiednio użyć 8- lub 16-bitowych kanałów sterownika PDP. W zakładce. 2.2 Pokazuje status sygnałów w magistrale dla trybu PDP.

UWAGA! Powinno być szczególnie zwracanie uwagi na niektóre funkcje podczas wykonywania cykli danych między 8-bitowymi urządzeniami wejściowymi / wyjściowymi a 16-bitową pamięcią na płycie zewnętrznej. Po pierwsze, opłata zewnętrzna musi analizować sygnały -SBHE. i SA0. Aby poprawnie zdefiniować przesyłane dane.

Po drugie, podczas nagrywania w UVV z pamięci na płycie zewnętrznej bajty przestawione na płycie głównej określi, w którym połowie magistrali danych ( SD.<15...8> lub SD.<7...0> ) Powinieneś wysłać bajty; Opłata zewnętrzna Po analizowaniu -SBHE i SA0 powinna określić, która połowa magistrali danych do wysyłania bajtów danych. Po trzecie, podczas czytania UVV w pamięci na płycie zewnętrznej, permutacja bajtów jest wysyłana do danych bajtów danych dotyczących danych albo przez starszą połowę magistrali danych SD.<15...8> albo dla młodszej połowy SD.<7...0> . Zewnętrzne sygnały -SBHE. i SA0. musi określić, kiedy powinieneś przetłumaczyć swoje wyjścia do młodszej połowy autobusu danych SD.<7...0> Aby uniknąć kolizji na oponie.

Opłata zewnętrzna może być 16-bitowa pamięć w trybie PDP zarówno z 8-bitowymi urządzeniami I / O, jak i 16-bitową. Ale jeśli płyta zewnętrzna ma pamięć 8-bitowa, w trybie PDP może wymienić dane tylko 8-bitowymi urządzeniami we / wy. Inną funkcją odnosi się do przypadku, gdy kontroler PDP rejestruje dane do 8-bitowego urządzenia wyjściowego na płycie zewnętrznej z 16-bitowej pamięci. Jeśli taka zewnętrzna płyta jest zainstalowana w 16-bitowym szczelinie i może pracować w trybie 16-bitowym, powinien wspierać starszą połowę magistrali danych dla takiej sprawy SD.<15...8> W trzecim stanie, aby uniknąć zderzenia na autobusie w autobusie.

UWAGA! Gdy kontroler PDP jest kreatora w magistrale, ignoruje sygnał -0WS, więc jeśli płyta zewnętrzna jest wykorzystywana jako 16-bitowa pamięć i wymiana z nim jest wykonywana przez sterownik PDP, użycie szybkich mikrokiriuchów pamięci w takich Deska jest pozbawiona znaczenia.

Normalny dostęp do zewnętrznych kart jako pamięci lub urządzenia wejściowego / wyjściowego. Zarząd zewnętrzny staje się zwykłym zasobem pamięci lub we / wy, jeśli zbiornik w magistrali jest centralnym procesorem lub inną opłatą zewnętrzną.

UWAGA! Istnieją cechy takiego korzystania z opłaty zewnętrznej, jeśli jest zainstalowany w gnieździe i uczestniczy w wymianie danych jako pamięć 8-bitowa lub UVV podczas całego cyklu dostępu. Podczas czytania danych w takiej opłaty zewnętrznej bajty zmieniają dane między oponami SD.<15...8> lub SD.<7...0> dla właściwa recepcja Dane zewnętrzne. Opłata zewnętrzna powinna utrzymywać swoje wyjścia SD.<15...8> W trzecim stanie, ponieważ w przeciwnym razie zderzenie sygnałów na magistrali danych jest nieuchronnie.

UWAGA! Gdy niektóre płyty zewnętrzne stają się kutownie w autobusie, mogą zignorować sygnał I / O CH RDY lub -0ws. i wykonaj cykl dostępu jako cykl cyrkulacyjny do pamięci 8- lub 16-bitowej. Ale wszelkie opłaty zewnętrzne muszą zwrócić oponę do opony JEST. Sygnały te są w razie potrzeby, ponieważ procesor centralny jest kreatora w autobusie, używa tych sygnałów, aby określić czas trwania cyklu dostępu.

Wszystkie płyty zewnętrzne są w trybie resetowania w rozwiązanym sygnale. Zresetuj DRV.; W przeciwnym razie ten tryb nie jest możliwy. Wszystkie wyjścia z trzema stanami na płycie muszą znajdować się w państwie trzecim i wszystkie wyjścia z otwartym kolektorem muszą znajdować się w stanie logicznej jednostki przez chwilę co najmniej 500 NS po rozdzielczości sygnału Zresetuj DRV.. Wszystkie płyty zewnętrzne muszą ukończyć inicjalizację w nie więcej niż 1 ms po rozdzielczości sygnału. Zresetuj DRV. I być gotowym do wykonania cykli dostępu do autobusu. Wszelkie operacje autobusowe są możliwe dopiero po zabronieniu sygnału. Zresetuj DRV..

Sterownik regeneracji pamięci wykonuje cykle odczytu pamięci na specjalnych adresach na płycie głównej i płyt zewnętrznych, aby zregenerować informacje w dynamicznych chipach pamięci. Każde 15 μs, sterownik próbuje opanować magistralę, aby rozpocząć cykl regeneracji. Jeśli w tej chwili opona do opony jest centralnym procesorem, a następnie uwalnia oponę do regulatora regeneracji. Jeśli w tej chwili opona zostanie schwytana przez płytę zewnętrzną, regulator regeneracji wykonuje cykl regeneracji tylko wtedy, gdy wygenerowany jest sygnał zewnętrzny -Odświeżać.. Jeśli w tej chwili kontroler PDP był w tej chwili na oponie, aż opona zostanie zwolniona, cykl regeneracji nie może być wykonany.

Po przeprowadzeniu cyklu regeneracji, regulator regeneracji wytwarza sygnały adresowe SA<7...0> Z jednym z 256 możliwych adresów regeneracji. Inne linie adresowe są niepewne i mogą być w stanie trzecim. Cykl ten można wykonać z opóźnieniem przez sygnał I / O CH z autoryzowanym sygnałami. -Smemr. i -Memr..

UWAGA! Cykle regeneracji muszą być wykonane co 15 μs dla wyszukiwania wszystkich 256 adresów dla 4 ms. Jeśli ten warunek nie zostanie wykonany, można utracić dane przechowywane w pamięci dynamicznej.

Ten rozdział omawia cechy opon, które nie zależą od rodzaju urządzenia, które uchwyciły oponę.

Maksymalna przestrzeń adresowa podczas uzyskiwania dostępu do pamięci obsługiwanej przez autobus JEST., 16 MB (24 Linie adresowe), ale nie wszystkie szczeliny są w pełni obsługiwane przez tę przestrzeń adresową. Gdy kreator w autobusie uzyskuje dostęp do pamięci na płycie głównej lub do pamięci zainstalowanej w gnieździe, musi zezwolić na sygnały -Memr. lub -Memw.; Sprzęt na płycie głównej jest dodatkowo rozwiązani sygnałami -Smemr. i -Smemw.Jeśli żądany adres znajduje się w pierwszym megabajcie przestrzeni adresowej. Tylko linie są podłączone do 8-bitowych szczelin. -Smemr. i -Smemr., SD.<7...0> i Sa.<19...0> ; Dlatego opłaty zewnętrzne zamontowane w 8-bitowych szczelinach może być tylko 8-bitowe urządzenia we / wy lub 8-bitowe pamięć w pierwszej przestrzeni adresowej Megabatime. Opłaty zewnętrzne zainstalowane w gniazdach 8/16 bitowych Akceptuj wszystkie sygnały poleceń, adresy i dane; Mogą być zarówno 8, jak i 16-bitowe, a przestrzeń adresowa dla nich może być dowolna w zakresie 16 MB. Cykl dostępu do takich płyt zewnętrznych jest zakończony jako 16-bitowy, jeśli płyta umożliwia sygnał -I / o cs16 lub -Mem cs16..

Uwaga: Pamięć na płycie głównej lub płyty zewnętrznej jest uważana za 16-bitowy zasób tylko wtedy, gdy sygnał jest dozwolony -Mem cs16.. Ten sygnał jest generowany z sygnałów adresowych. LA<23...17> ; Dlatego też 16-bitowa pamięć może być wybierana tylko przez bloki 128 KB; Wewnątrz takiego bloku pamięć nie może być częściowo 8-bitowa i częściowo 16-bitowa, ponieważ niemożliwe jest użycie sygnału do mniejszego bloku, aby zdecydowanie opracować sygnał -Mem cs16.. Wyładowanie wewnątrz takiego bloku powinno być takie same podczas kontaktu z każdym adresem w ciągu 128 KB.

UWAGA! Dynamiczne mikrokrążenia pamięci wymagają cykli regeneracji co 15 μs. Jeśli cykle regeneracji są wykonywane rzadziej niż 15 μs, można utracić dane w pamięci.

Funkcje dla płyt zewnętrznych

Dynamiczna pamięć na płycie głównej może mieć dwa rodzaje jego organizacji - 16- lub 32-bit. Ale rozładowanie pamięci na płycie głównej jest brane pod uwagę tylko przez centralny procesor, dla płyt zewnętrznych, pamięć dynamiczna na płycie głównej jest zawsze tylko 16-bitowa. ROM na płycie głównej zawierającej BIOS (podstawowy system wejścia / wyjścia jest podstawowy system we / wy), zawsze 16-bitowy.

Maksymalna przestrzeń adresowa dla urządzeń we / wy obsługiwanych przez magistrali ISA wynosi 64 KB (16 linii ukierunkowanych). Wszystkie sloty obsługują 16 linii adresów. Pierwsze 256 adresy są zarezerwowane dla urządzeń znajdujących się, z reguły na płycie głównej - rejestry sterownika PD, kontrolera przerwania, zegar czasu rzeczywistego, zegara i innych urządzeń wymaganych do zgodności różnych komputerów.

Funkcje dla płyt zewnętrznych

Chociaż dostępne są wszystkie 16 sygnałów adresowych, aby wybrać adres adresowy UV, tradycyjnie dla adresów UVV w komputerach IBM PC / XT / na komputerach, używany tylko pierwszych 10 wyładowań e-mail. Oznacza to, że adresy następujących bloków kilobajtów zostaną również zdekodowane jako adresy w pierwszym kilobanach adresów UVV. Dlatego dla nowo opracowanych płyt drukowanych, użyj "okien" w istniejącej dystrybucji adresów standardowych UVV dla IBM PC / na komputerach. Aby zwiększyć liczbę używanych adresów UVV (jeśli to konieczne), możesz użyć przestrzeni adresowej wybranego okna z przesunięciem do 1 KB lub wiele wartości do niego. Oczywiście opłata zewnętrzna w tym przypadku powinna zdekodować więcej niż 10 linii adresu.

Linie żądania przerwania są natychmiast ładowane na kontrolerach przerwań Intel 8259A. Kontroler przerwań odpowie na żądanie takiej linii, jeśli sygnał na niej przechodzi z niskiego poziomu do wysokości. Opona JEST. Nie ma linii potwierdzających odbiór żądania przerwania, więc przerwanie żądającego musi określić potwierdzenie otrzymania jego wniosku, reagując procesor.

Funkcje dla płyt zewnętrznych

Linie żądania przerwania zmierzają do wszystkich gniazd i przetwarzane przez sterownik przerwania na rosnącego przodu sygnału. Przed zainstalowaniem nowej płyty zewnętrznej, jeśli używa sterownika przerwania w swojej operacji, powinieneś określić, czy istnieje wolna linia żądania przerwania i jest użycie go do nowej płyty zewnętrznej. Jeśli ten warunek nie jest zgodny z możliwymi konfliktami na oponie.

Centralny procesor lub opłata zewnętrzna może być wykonana jako 8 i 16-bitowe cykle dostępowe, wszystkie cykle zawsze zaczynają się jako 16-bitowe i są zakończone jako 8- lub 16-bitowe. Cykl dostępu zostanie zakończony 8-bitowy, jeśli urządzenie, do którego dostęp jest dostępny, wyłączy sygnał -I / o cs16 lub -Mem cs16..

Zespół bajtów jest zawsze na płycie głównej. Jego zadaniem jest dokładne uzgodnienie wielkości danych, które są wymieniane. Na rys. 3.1 przedstawia lokalizację bajtów zmienionych podczas wysyłania danych między Master a zasobem, do którego dostęp jest dostępny. W zakładce. 3.1 Sumuje wszystkie informacje na temat permutacji bajtów podczas cykli dostępu. Bajty Pererestovka są przeprowadzane z opony SD.<15...0> (High Byte - Senior Bajt) SD.<7...0> (Niski bajt - młodszy bajt) lub odwrotnie. W bajcie transferu tabeli z autobusu SD<15...0> na SD.<7...0> oznacza, jak H\u003e L, wręcz przeciwnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabela 3.1.

Mistrz w oponie.			Zasób, do którego dostępny jest dostęp		Zakończenie koła
Rozmiar danych.			Rozmiar danych.		Rozmiar danych.	Rekord czytania trasy

Na rys. 3.2 przedstawia miejsce przekładni bajtów do cykli transferu danych w trybie PDP. W zakładce. 3.2 Sumuje wszystkie informacje na temat permutacji bajtów podczas cykli PDP. Bajty Pererestovka są przeprowadzane z opony SD.<15...0> (Wysoki bajt) SD.<7...0> (Niski bajt) lub odwrotnie. W bajcie transferu tabeli z opony SD.<15...0> na SD.<7...0> oznacza, jak H\u003e L, wręcz przeciwnie - L< H. LL означает, что байт по младшей половине шины данных не переставляется, HH - что байт по старшей половине шины не переставляется. HH/LL - и старший и младший байт передаются каждый по своей половине шины данных и не переставляются.

Tabela 3.2.

Urządzenie I / O	Kontroler PDP.					Zakończenie koła
Rozmiar danych.				Rozmiar danych.	-Mem cs16.		Rozmiar danych.	czytanie rekordu.
								Zabroniony
									Ten rozdział opisuje wszystkie sygnały na autobusie ISA. Aby lepiej zrozumieć funkcjonowanie opony, wskazane jest podział wszystkich sygnałów do 7 grup: adresy, dane, sygnały synchronizacji, sygnały poleceń, sygnały trybu PDP, centralne sygnały sterujące, sygnały przerwane, moc. Informacje na temat kierunku sygnałów (wejście, wyjście lub dwukierunkowe) podano w stosunku do kreatora w autobusie. Grupa sygnałów adresowych obejmuje adresy generowane przez bieżącą oponę do magistrali. Autobus ISA ma dwa rodzaje sygnałów adresowych, Sa.<19...0> i LA<23...17> . Sa.<19...0> Sygnały adresu tego typu Przyjdź do rejestrów autobusów, w których adres "Saps Up". Sygnały Sa.<19...0> Zezwalaj na dostęp tylko w pamięci tylko w młodej przestrzeni adresowej Megabite. Podczas uzyskiwania dostępu do urządzenia I / O sygnałów Sa.<15...0> Sa.<19...16> nieokreślony. Podczas wykonywania cykli regeneracji adresów tylko sygnały Sa.<7...0> mieć prawidłową wartość i stan sygnału Sa.<19...8> Niezdefiniowane i te wnioski powinny znajdować się w państwie trzecim dla wszystkich urządzeń w autobusie. Funkcje dla płyt zewnętrznych Opłata zewnętrzna, która stała się oponą do magistrali, musi zezwolić na sygnał -Odświeżać. W przypadku regeneracji pamięci, podczas gdy opłata zewnętrzna powinna przetłumaczyć swój formularz wyjściowy sygnałów adresowych w państwie trzecim. LA<23...17> Sygnały tego typu przychodzą do autobusu bez "przyciągania" w rejestrach. Kiedy procesor centralny jest kreatora w autobusie, a następnie wartości sygnałów na liniach LA<23...17> Prawda podczas generowania sygnału Bela I mogą mieć dowolną wartość na końcu cyklu dostępu. Jeśli kreator w autobusie jest kontroler PDP, sygnały LA<23...17> Prawda przed rozpoczęciem sygnału -Memr. lub -Memw. i utrzymują się do końca cyklu. Podczas wykonywania sygnałów cykli dostępu do pamięci LA<23...17> Zawsze prawdziwe, a podczas uzyskiwania dostępu do urządzeń we / wy, sygnały te mają poziom logiczny "0". Podczas wykonywania cykli regeneracji status linii LA<23...17> Niezdefiniowane i wszystkie zasoby na oponie muszą utrzymywać swoje wyjścia na tych liniach w trzecim stanie. Zalecenie: dla sygnałów "zatrzaskowych" LA Powinieneś używać tylko rejestrów z potencjalnym wejściem. Jest to spowodowane faktem, że w tym przypadku nowy prawdziwy adres pojawi się na wyjściu rejestru na początku sygnału Bela (a nie z przodu z tyłu), a ponadto podczas cykli dostępu do pamięci w dowolnym innym mistrzu, a nie procesorowym, sygnałem Bela Obsługiwane w stanie logiczny "1" i rejestr z potencjalnym wejściem będzie po prostu powtarzane sygnały LA (Co jest wymagane w tym przypadku). Funkcje dla płyt zewnętrznych Jeśli zewnętrzna płyta jest opona do magistrali, to sygnały LA<23...17> musi być prawdziwy przed rozpoczęciem sygnału -Memr. lub -Memw. I przechowywane takie, aż cykl zostanie zakończony. -Odświeżać. (Należy pamiętać, że opłata zewnętrzna może to zrobić, tylko być oponą do magistrali), sygnały sygnału adresu będą kontroler regeneracyjny, więc płyta zewnętrzna powinna przetłumaczyć swoje wyjścia adresowe w państwie trzecim. Sygnał -SBHE. (Bus systemowy High Enable - rozdzielczość starszego bajtu magistrali systemowej) jest dozwolona przez centralny procesor wskazujący wszystkie zasoby na autostradzie, które na linii SD.<15...8> Bajt danych jest wysyłany. Sygnały -SBHE. i SA0. Służy do określenia, który bajt i za połowę magistrali danych jest wysyłany (zgodnie z tabelą 3.1). Sygnał -SBHE. Nie jest produkowany przez regulator regeneracji, gdy opony je wychwytują, ponieważ nie ma zezwoleń bajtów i nie ma prawdziwego odczytu danych. Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna staje się opona w autobusie, musi wygenerować sygnał -SBHE. Tak jak centralny procesor. Jeśli opłata zewnętrzna, która jest kreatora w magistrale wytwarza sygnał -Odświeżać.następnie jego wyjście sygnału -SBHE. Należy przetłumaczyć na państwo trzecie. Bela Sygnał Bela (Włączenie zatrzask adresu magistrali - uprawnienia do "zatrzasku" adresy w magistrali) jest bramą do nagrywania adresu linii LA<23...17> I zgłasza zasoby w autobusie, że adres jest prawdziwy i może być "wdzięczny" w rejestrze. Ten sygnał informuje również zasoby w autobusie, które sygnalizuje Sa.<19...0> i -SBHE. Prawdziwe. Kiedy przechwytujesz opony przez kontrolera sygnału PD Bela Zawsze równy logiczny "1" (produkowany na płycie głównej), ponieważ sygnały LA<23...17> i Sa.<19...0> True przed generowaniem sygnałów poleceń. Jeśli regulator regeneracji staje się opona w autobusie, a następnie na linii Bela Obsługiwany jest również poziom jednostki logicznej, ponieważ sygnały adresowe Sa.<19...0> True przed rozpoczęciem sygnałów poleceń. Funkcje dla płyt zewnętrznych Podczas przechwytywania opon zewnętrznej płyty sygnałowej Bela Utrzymany płyta główna W stanie logiczny "1" na cały czas przechwytywanie opon. Adres sygnałów LA<23...17> i Sa.<19...0> Musi być prawdą w czasie, aby rozwiązać tablicę sygnałów poleceń. Jeśli centralny procesor jest kreatora w autobusie i wykonuje cykl dostępu do zasobów na płycie zewnętrznej, a następnie sygnały LA<23...17> Prawda tylko przez krótki czas, więc sygnał belowy musi być użyty do "przystawki" adresu rejestru. Gdy przechwytujesz opony za pomocą dowolnego urządzenia, oprócz procesora, linia belowa obsługuje poziom logiczny "1". Aen. Sygnał Aen. (Adres Enable - Rozdzielczość adresowa) jest dozwolona, \u200b\u200bgdy sterownik PDP staje się opona w magistrali i informuje wszystkie zasoby w magistrale, że przeprowadzane są cykle TPP. Dozwolony sygnał. Aen. Informuje również wszystkie urządzenia we / wy, które Ustawiono kontroler PDP Adres pamięci i UVV powinny być zabronione podczas sygnału Aen. Dekodowanie adresów. Sygnał ten jest zabroniony, jeśli opona w magistrale jest centralnym procesorem lub regulatorem regeneracji. Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna, wykonująca procedurę przechwytywania opon, generuje sygnał -Master, sygnał AEN jest zabroniony przez sterownik PDP w celu umożliwienia zewnętrznego dostępu do urządzeń I / O. SD.<7...0> i SD.<15...8> Linie SD.<7...0> i SD.<15...8> Zwykle nazywany również autobusem danych i na linii SD15. Szybkie oznaczenia bitów minęło i wzdłuż linii SD0. - Bit bit juniorów. Linie SD.<7...0> - najmłodsza połowa autobusu danych, SD.<15...0> - Starsza połowa autobusu danych. Wszystkie 8-cyfrowe zasoby mogą wymieniać dane tylko na młodszej połowie magistrali danych. Wsparcie dla wymiany danych między 16-bitową osłoną na magistrali i 8-bitowych zasobach prowadzi się przez przełączane bajty na płycie głównej (Tabela 3.1 i Rys. 3.1 ilustruje jego pracę). Funkcje dla płyt zewnętrznych Jeśli sygnał - Odśwież. Dozwolone, a następnie płyty zewnętrzne muszą tłumaczyć swoje wyjścia nad busem danych w państwie trzecim, ponieważ nie ma przesyłek danych podczas cykli regeneracji pamięci. Sygnały tej grupy są kontrolowane zarówno czas trwania, jak i typy cykli dostępu wykonywane w magistrali. Grupa składa się z sześciu sygnałów poleceń, dwóch gotowości i trzech sygnałów określających rozmiar i rodzaj cyklu. Polecenia definiują typ urządzenia (pamięć lub UVV) i kierunek przekazywania (nagrywanie lub odczyt). Sygnały gotowości kontrolują czas trwania cyklu dostępu, skracanie go lub przeciwnie, rozszerzenie. -Memr. i -Smemr. Sygnał -Memr. (Przeczytana pamięć pamięci) jest dozwolona przez kreatora w magistrali do odczytu danych z pamięci na adres zdefiniowany przez linie LA<23...17> i Sa.<19...0> . Sygnał -Smemr. (Pamięć pamięci systemu - pamięć do czytania systemu) jest funkcjonalnie identyczna --memr, z wyjątkiem tego, że sygnał -Smemr. Dozwolone jest podczas czytania pamięci znajdującej się w pierwszym megabajcie przestrzeni adresowej. Sygnał -Smemr. -Memr. -Memr. na 10 lub mniej nanosekundach. Funkcje dla płyt zewnętrznych -Memr.Od sygnału. -Smemr. Może być rozwiązany tylko przez płytę główną podczas czytania z pamięci w pierwszej przestrzeni adresowej Megabate. Jeśli płyta zewnętrzna pozwala na sygnał -Odświeżać. -Memr. W państwie trzecim, więc po rozwiązaniu sygnału -Odświeżać. Kontroler regeneracji pozwoli na ten sygnał. -Memw. i -Smemw. Sygnał -Memw. (Wpisanie pamięci - wpis pamięci) jest dozwolony przez kreatora w magistrali do zapisu danych do pamięci pod adresem określonym przez sygnał linii LA<23...17> i Sa.<19...0> . Sygnał -Smemw. (Zapisz pamięć systemowa - nagrywanie systemu w pamięci) jest funkcjonalnie identyczna -memw, z wyjątkiem tego, że sygnał -Smemw. Dozwolone jest podczas zapisywania do pamięci znajdującej się w pierwszym megabajcie przestrzeni adresowej. Sygnał -Smemw. produkowane na płycie głównej od sygnału -Memw. Dlatego opóźnione względem sygnału -Memr. 10 ns lub mniej. Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna staje się opona do magistrali, może rozwiązać tylko sygnał -Memw.Od sygnału. -Smemw. Można go rozwiązać tylko płytę główną podczas nagrywania w pamięci w pierwszej przestrzeni adresowej Megabatime. Jeśli płyta zewnętrzna pozwala na sygnał -Odświeżać.Następnie powinien przetłumaczyć swój sygnał wyjściowy -Memw. W trzeciej fortunie. -Nie / lub. Sygnał -Nie / lub. (I / O Read - Reading I / O Urządzenie) jest dozwolone do odczytania magistrali do odczytu danych z urządzenia we / wy pod adresem określonym przez sygnały Sa.<15...0> . Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna pozwala na sygnał -Odświeżać.Następnie powinien przetłumaczyć swój sygnał wyjściowy -Nie / lub. W trzeciej fortunie. -I / ow. Sygnał -I / ow. (Wejście we / wy - wejście do urządzenia wejścia / wyjścia) jest dozwolone przez kreatora w magistrali do zapisu danych w urządzeniu wejściowym / wyjściowym pod adresem określonym przez sygnały Sa.<15...0> . Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna pozwala na sygnał -Odświeżać.Następnie powinien przetłumaczyć swój sygnał wyjściowy -Jest. W trzeciej fortunie. -Mem cs16. Sygnał -Mem cs16. (Wybór cyklu pamięci - wybór cyklu pamięci) jest dozwolone do 16-bitowej pamięci dla opony, aby wysłać pamięć, do której odnosi się do organizacji 16-bitowej i powinien być wykonany 16-bitowy cykl dostępu. Jeśli ten sygnał jest zabroniony, tylko 8-bitowy cykl dostępu można wykonać w magistrali. Pamięć, do której wykonuje się cykl dostępu, musi wypracować ten sygnał z sygnałów adresowych. LA<23...17> . -Mem cs16. Zalecenie: Sygnały dekodowania LA Na pokładzie zewnętrznej pamięci 16-bitowej sygnał powinien być dozwolony -Mem cs16.Jeśli adres zainstalowany w autobusie jest adresem tej płyty zewnętrznej. Ponieważ ten sygnał jest zamocowany na płycie głównej, z reguły, z tyłu sygnału Bela, następnie schemat do odszyfrowania sygnałów LA i późniejszej formacji -Mem cs16. Musi mieć minimalne możliwe opóźnienie (dla komputerów z częstotliwością zegara CPU 20 MHz, nie więcej niż 20 NS). Funkcje dla płyt zewnętrznych Jeśli opłata zewnętrzna to 16-bitowa pamięć, musi poinformować o tym do opony w magistrali, umożliwiając sygnał -Mem cs16.. Sa.<15...0> i dowolne urządzenie I / O Losowo podczas dekodowania tego adresu będzie dozwolony sygnał -I / o cs16Opłata zewnętrzna musi go zignorować przez cykl dostępu do pamięci. -I / o cs16 Sygnał -I / o cs16 (I / O Cycle Select - Wybór pętli dla UVV) jest dozwolone do 16-bitowego UVV dla wiadomości do magistrali, że UVV, do którego odnosi się, ma 16-bitową organizację i powinno być wykonane 16-bitowy cykl dostępu. Jeśli ten sygnał jest zabroniony, w magistrali można wykonać tylko 8-bitowy cykl dostępu do UVV. UVV, do którego wykonany jest cykl dostępu, musi wykonywać ten sygnał z sygnałów adresowych. Sa.<15...0> . Uwaga: Kontroler PDP i regulator regeneracji ignorują sygnał -I / o cs16 Podczas wykonywania cykli CDP i regeneracji pamięci. Funkcje dla płyt zewnętrznych Jeśli opłata zewnętrzna jest 16-bitowym UVV, musi poinformować o tym do opony w magistrali, rozwiązywanie sygnału -I / o cs16. Jeśli opłata zewnętrzna jest opona do magistrali, sygnały adresowe będą działać LA<23...17> i dowolne urządzenie pamięci losowo podczas dekodowania tego adresu będzie dozwolony sygnał -Mem cs16.Opłata zewnętrzna musi go zignorować podczas cyklu dostępu do UVV. I / O CH RDY Sygnał I / O CH RDY (Kanał I / O gotowy do kanału I / O) jest sygnałem asynchronicznym wytwarzanym przez urządzenie, do którego jest dostępny autobus. Jeśli ten sygnał jest zabroniony, cykl dostępu jest wydłużony, ponieważ zostanie dodany do trybów gotowości w czasie zakazu. Gdy zbiornik w autobusie jest centralnym procesorem lub opłatą zewnętrzną, za każdym oczekiwaniom są pół połowy okresu częstotliwości SYSCLK. (dla częstotliwości zegara SYSCLK.\u003d 8 MHz Czas trwania oczekiwania - 62,5 NS). Jeśli zbiornik jest w magistrale, jest kontroler PDP, każdy takt oczekiwań jest jeden okres SYSCLK. (dla SYSCLK.\u003d 8 MHz - 125 NS). Podczas uzyskiwania dostępu do pamięci na karcie zewnętrznej, CPU zawsze automatycznie wstawia jeden zegar stojący (jeśli sygnał -0ws. Jest zabronione), więc jeśli płytka zewnętrzna jest wystarczająca ilość czasu cyklu z jednym taktem oczekiwania, a następnie zabronić sygnału I / O CH RDY nie wymagane. UWAGA: Podczas wykonywania cykli I / O, urządzenie I / O nie może wytwarzać tego sygnału, ponieważ UVV umożliwia sygnał DRQ dopiero po zaakceptowaniu lub wysłanych przez UVV i potrzebę dalszej kontroli czasu trwania cykl sygnału. I / O CH RDYnie. Tylko urządzenia pamięci podczas cykli RPP mogą umożliwiać ten sygnał. Uwaga: sygnał I / O CH RDY Nie może być zabronione przez chwilę więcej niż 15 μs, ponieważ z naruszeniem tego wymogu jest możliwe do utraty danych w dynamicznych chipach pamięci. Funkcje dla płyt zewnętrznych Jeśli opłata zewnętrzna jest opona z magistralą, musi otrzymać i przeanalizować sygnał I / O CH RDY Kiedy jest wykonywany przez cykli dostępu do innych zasobów. Podczas obsługi opłaty zewnętrznej w innych trybach, musi zezwolić na ten sygnał, gdy jest gotowy do zakończenia cyklu. I / O CH RDY I wykonaj wszystkie cykle dostępu jako konwencjonalne cykle dostępu do pamięci 8- lub 16-bitowej. Dlatego ustanawiając opłatę zewnętrzną w komputerze, który wymaga rozszerzenia cyklu dostępu przez sygnał I / O CH RDYKonieczne jest upewnienie się, że nie ma takiej nieprawidłowo opracowanej opłaty zewnętrznej w komputerze. -0ws. Sygnał -0ws. (0 CHACE STUSTY - 0 Trackerów oczekiwania) to jedyny sygnał na całym magistrali, który wymaga przybrania go z maksymalnym magistralą synchronizacji o częstotliwości SYSCLK.. Jest rozwiązany przez zasobów, do którego dostępny jest dostęp do centralnego procesora lub płyty zewnętrznej i informuje Master do magistrali, że cykl dostępu należy wypełnić bez wkładania oczekiwań. Uwaga: Pomimo faktu, że sygnał ten jest przymocowany do gniazda na płyty 8-bitowe, nie może być używany przez 8-bitowy zasób. Może być używany tylko podczas uzyskiwania dostępu do 16-bitowej pamięci zainstalowanej w gnieździe, gdy procesor centralny lub opłata zewnętrzna jest kreatorem w autobusie. Ten sygnał jest ignorowany podczas uzyskiwania dostępu do UVV lub gdy kontroler PDP lub regulator regeneracji jest kreatora w autobusie. Funkcje dla płyt zewnętrznych Jeśli opłata zewnętrzna jest opona w autobusie, to powinna otrzymać sygnał -0ws. Z zasobów, do których zapewnia dostęp i wykonywać cykle dostępu z takimi zasobami bez dodatkowych oczekiwań. Gdy opłata zewnętrzna jest pamięcią 16-bitową, musi zezwolić na sygnał -0ws.Jeśli prędkość tej pamięci umożliwia wykonanie cykli dostępu bez wkładania dodatkowego taktu oczekującego. UWAGA! Niestety, niektóre płyty zewnętrzne, stają się oponą o oponie, zignoruj \u200b\u200bsygnał -0ws.i wykonaj wszystkie cykle dostępu jako konwencjonalne cykle dostępu do pamięci 8- lub 16-bitowej. -Odświeżać. Sygnał -Odświeżać. (Odświeżanie - regeneracja) jest dozwolona przez regulator regeneracji, aby poinformować wszystkie urządzenia w magistrale, które przeprowadzane są cykle regeneracji pamięci. Funkcje dla płyt zewnętrznych Jeśli płyta zewnętrzna jest opona z autobusem, musi to umożliwić sygnał -Odświeżać. Na prośbę o regenerację pamięci. W tym przypadku cykl regeneracji zostanie spełniony, nawet jeśli regulator regeneracji nie jest końcówką na oponie. Grupa centralnych sygnałów sterujących składa się z sygnałów różnych częstotliwości, sygnałów sterujących i błędów. Sygnał -Mistrz (Master - prezenter) powinien być produkowany jedynie przez opłatę zewnętrzną, która chce stać się oponą w autobusie. UWAGA! Jeśli sygnał -Mistrz Dozwolone przez chwilę więcej niż 15 μs opłata zewnętrzna musi poprosić o cykl regeneracji pamięci, rozwiążąc sygnał -Odświeżać.. Funkcje dla płyt zewnętrznych Sygnał -Mistrz Dozwolony jest przez płytę zewnętrzną, która staje się kreatora na oponie, dopiero po otrzymaniu odpowiedniego sygnału -Dack. Z sterownika PDP. Po sygnale. -Mistrz będzie dozwolone, opłata zewnętrzna powinna poczekać co najmniej jeden okres częstotliwości SYSCLK.Przed rozpoczęciem rozwijania sygnałów adresu i danych oraz co najmniej dwa okresy SYSCLK. Przed generowaniem sygnałów poleceń. -I / o ch ck Sygnał -I / o ch ck (Check I / O Check Check - Check Input / Output Channel) można rozwiązać dowolnego zasobu w autobusie jako wiadomość błąd krytycznyktórego nie można poprawić. Typowym przykładem takiego błędu jest błąd parzystości podczas uzyskiwania dostępu do pamięci. Sygnał - I / O C CK Należy rozwiązać przez chwilę co najmniej 15 ns. Jeśli w momencie opracowania tego sygnału sterownik MIPD lub regulator regeneracji był na oponie, a następnie sygnał -I / o ch ck Zostanie nagrany w rejestrze płyty głównej i jest przetwarzany dopiero po tym, jak centralny procesor staje się wąsami w autobusie. Ten sygnał, z reguły, jest podłączony do wejścia nie ukryte przerwania procesora i jego rozwój prowadzi do zakończenia normalnego działania komputera. Funkcje dla płyt zewnętrznych Jeśli sygnał -I / o ch ck W tej chwili jest to dozwolone, gdy kreator w autobusie jest opłatą zewnętrzną, jest rejestrowany w rejestrze płyty głównej i zostanie przetworzony tylko po zdobyciu opony przez centralny procesor. Zresetuj DRV. Sygnał Zresetuj DRV. (Resetuj sterownik - reset urządzenia) jest generowany przez centralny procesor do początkowej instalacji wszystkich zasobów dostępu w autobusie po zasilaniu lub spadku napięcia. Minimalna ilość czasu tego sygnału wynosi 1 ms. Funkcje dla płyt zewnętrznych Płyty zewnętrzne na cały czas rozwijanie tego sygnału musi przetłumaczyć swoje wyjścia w państwie trzecim. SYSCLK. Sygnał SYSCLK. (Zegar systemowy jest częstotliwością systemową) w tej książce jest pobierana równa 8 MHz, choć z reguły, częstotliwość ta jest taka sama jak częstotliwość zegara centralnego procesora na płycie głównej, ale od 50% (przez czas trwania) przez poziom logiki "1". Wszystkie cykle autobusów są proporcjonalne SYSCLK., ale wszystkie sygnały na oponie, z wyjątkiem -0ws.nie zsynchronizowany SYSCLK.. Funkcje dla płyt zewnętrznych Kiedy opłata zewnętrzna jest kreatorem w autobusie, może użyć SYSCLK. Aby ustawić długość cyklu, ale oprócz wytwarzania -0WS można użyć dowolnego sygnału do synchronizacji. OSC. Sygnał OSC. Jest zawsze wytwarzany przez płytę główną zawsze stała częstotliwość 14.3818 MHz z poziomem logiki "1" 45-55% (czas trwania). Sygnał OSC. nie zsynchronizowany SYSCLK. Ani inny sygnał na oponie i dlatego nie można go wykorzystać do zastosowań wymagających synchronizacji z innymi sygnałami. Historycznie, ten sygnał pojawił się wspierać pierwsze sterowniki monitora kolorów dla komputerów osobistych serii IBM PC. Ten sygnał jest wygodny do użytku przez płyty zewnętrzne, ponieważ jest to samo dla wszystkich modeli kompatybilnych z IBM PC / at. Grupa sygnałów przerwania służy do zapytania centralnego przerywania procesora. Uwaga: zwykle sygnały żądania przerywania są dołączone do sterowników przerwania Intel 8259A. Pomimo faktu, że dostęp do kontrolerów przerwania (co do UVV) ma dowolną sekwencję w autobusie, w celu kompatybilności oprogramowanie Tylko centralny procesor może służyć kontrolerowi przerwań. Irq.<15,14,12,11,10> Irq.<9,7...3> Przerywanie może być wymagane przez zasoby zarówno na płycie głównej, jak i na płytach zewnętrznych według rozdzielczości odpowiedniego sygnału. Irq.. Sygnał musi pozostać dozwolony przed potwierdzeniem przerwania z centralnym procesorem, który z reguły jest dostęp do procesora do przerwania zasobów. Funkcje dla płyt zewnętrznych Żądanie przerwania jest rejestrowane w spustu w kontrolerze przerwania na rosnącej przedniej części sygnału przerwania i powinny być wytwarzane przez żetony z konwencjonalnymi wyjściami TTL. Dlatego przy wyborze linii zapytań do przerwy na opłatę zewnętrzną, powinieneś upewnić się, że ta linia nie jest zajęta żadną inną opłatą zewnętrzną. Sygnały te obsługują cykle przesyłania danych z bezpośrednim dostępem do pamięci. Uwaga: kanały PDP<3...0> Obsługa tylko przekazywania 8-bitowych danych. Kanały PDP.<7...5> Obsługa tylko 16-bitowych przesyłek danych. Drq.<7...5,0> Drq.<3,2,1> Sygnały Drq. (Żądanie DMA - prośba o PDP) są dozwolone przez zasoby na płycie głównej lub płyt zewnętrznych, aby zażądać konserwacji kontrolera PDP lub uchwycić oponę. Sygnał Drq. musi być dozwolone, aż sterownik PDP nie pozwoli na odpowiedni sygnał -Dack.. Funkcje dla płyt zewnętrznych Sygnały Drq. Jest wygenerowany z wyjść zwykłych żetonów TTL, więc podczas instalacji płyty zewnętrznej w automacie magistrali ISA należy poprawnie wybrać kanał PDP, który nie powinien być zajęty innymi opłatami zewnętrznymi. -Dack.<7...5,0> -Dack.<3,2,1> Sygnały -Dack. (DMA AckNowdge - potwierdzenie PDP) są dozwolone przez kontroler PDP jako potwierdzenie sygnałów zapytania Drq.<7...5,3...0> . Rozdzielczość odpowiedniego sygnału -Dack. Oznacza to, że zostaną uruchomione cykle RPP lub opłata zewnętrzna uchwyciła oponę. T / C. Sygnał T / C. Liczba terminalowa - zakończenie konta) jest dozwolone przez sterownik PDP, gdy opis liczby przesyłek danych zostanie zakończony w dowolnym kanale PPP, czyli wszystkie transfer danych są zakończone. Aby zasilać zewnętrzne płyty rozruchowe JEST. Używane są 5 napięć zasilania prąd stały: +5 B, -5 B, +12 V, -12 B, 0 V (ciało - ziemia). Wszystkie linie są rezerwowane na 8-bitowe złącze, z wyjątkiem jednej linii +5 V i jednej linii na dodatkowym złączu. Maksymalny dopuszczalne toki. Zużycie zewnętrznych opłat za każde napięcie zasilania podano w tabeli. 4.1. Tabela 4.1. Maksymalny prąd zużycia prądu Napięcie UWAGA! Dane przedstawione w tabeli. 4.1, nie znaczy, że każda z zewnętrznych płyt zainstalowanych w szczelinach może spożywać takie prądki. Tabela informuje tylko o tym, jakie prądy mogą przejść przez złącze (złącza) płyty zewnętrznej. Wspólne dopuszczalne prądy zużycia dla wszystkich płyt zewnętrznych są zazwyczaj ograniczone do źródła zasilania komputera. Dlatego przed zainstalowaniem nowej płyty zewnętrznej w szczelinie opon, określ obecność odpowiedniej rezerwy prądów konsumpcyjnych dla tej płyty w źródle zasilania komputera. Cykle autobusów. JEST. Zawsze asynchroniczne w stosunku do SYSCLK.. Różne sygnały są dozwolone i zakazane w dowolnym momencie; Wewnątrz dopuszczalnych odstępów, sygnały odpowiedzi mogą być również generowane w dowolnym momencie. Wyjątek jest tylko sygnałem -0ws.który powinien być zsynchronizowany SYSCLK.. Na oponie są 4 pojedyncze rodzaje cykli: Dostęp do zasobów., PDP., Regeneracja, Wychwytywanie opon. Cykl Dostęp do zasobów. Jest wykonywany, jeśli procesor centralny lub opłata zewnętrzna jako deponentom wymiana danych z różnymi zasobami na oponie. Cykl PDP jest wykonywany, jeśli sterownik PDP jest kreatora magistrali i wykonuje cykli danych między pamięcią a UVV. Cykl regeneracji jest wykonywany tylko przez regulator regeneracji do regeneracji dynamicznych mikrokiriuchów pamięci. Cykl wychwytywania opon jest wykonywany przez opłatę zewnętrzną, aby stać się tuskiem w autobusie. Cykle strukturalnie różnią się przez rodzaj depozytki na oponach i typach zasobów dostępu na nim. Wewnątrz rodzaju cyklu istnieją różne typy, z powodu różnego czasu każdego typu. Istnieją trzy typy cykli. Dostęp do zasobów.: cykl z cyklem 0 oczekiwania - ten cykl jest najkrótszy ze wszystkich możliwych; normalny cykl - Podczas wykonywania takiego cyklu zasób dostępu nie zakazuje gotowości I / O CH RDY - Następnie cykl tego gatunku zostanie nazwany po prostu normalnym; rozszerzony cykl - podczas wykonywania takiego cyklu, zasób dostępu zabrania sygnału gotowości I / O CH RDY Na czas wymagany przez zasób do odbierania lub przesyłania danych - wtedy cykl tego typu zostanie odnoszący się do przedłużonego. W cyklach PDP i regeneracji istnieją również dwa typy: normalne i wydłużone, na podstawie tych samych warunków opisanych powyżej. Tylko wszystkie typy cykli zostaną szczegółowo opisane, a ponadto w Ch. 6 przedstawia tymczasowe diagramy wszystkich rodzajów cykli. Centralny procesor rozpoczyna cykl Dostęp do zasobów. generowanie sygnału. BelaKomunikowanie wszystkich zasobów dotyczących prawdy adresu na liniach Sa.<19...0> , a także do naprawienia zasobów adresu na liniach LA<23...17> . Zasoby muszą komunikować rozdzielczość sygnału CPU -Mem cs16. lub -I / o cs16 że cykl musi być 16-bitowy; W przeciwnym razie cykl zostanie zakończony jako 8-bitowy. CPU produkuje również zespoły -Memr., -Memw., -Iorc. i -Iowc. Definiowanie rodzaju zasobu (pamięci lub UVV), a także kierunek transferu danych. Jeśli dostęp do pamięci w pierwszej przestrzeni adresowej megabetime, zostanie również rozwiązany -Smemr. lub -Smemw.. Zasób dostępu, do którego musisz zmienić czas cyklu, należy odpowiedzieć sygnałem -0ws. lub I / O CH RDY Poinformować procesora o czasie trwania cyklu dostępu. Funkcje dla płyt zewnętrznych Opłata zewnętrzna, która przechwytuje autobus, również rozpoczyna cykl dostępu z rozwijania sygnałów adresowych, ale w przeciwieństwie do CPU, nie potwierdza adresu sygnału Bela. Na linii tego sygnału jest obsługiwane przez płytę główną na cały czas przechwytywanie opon według poziomu płyty zewnętrznej Logiczne "1". Dlatego opłata zewnętrzna musi opracować prawdziwe sygnały jako linie Sa.<19...0> I na liniach LA<23...17> Przed rozpoczęciem sygnału poleceń zachowując adres do końca cyklu. Opłata zewnętrzna powinna być również w stanie analizować sygnały -Mem cs16. i -I / o cs16 I zgodnie z tymi sygnałami uzupełniać cykl jako 16- lub 8-bitowy. Cykl dostępu z cyklem 0 oczekujących jest najkrótszym cyklem wszystkich możliwych na oponie. Cykl ten można wykonać tylko podczas uzyskiwania dostępu do urządzenia CPU lub zewnętrznej (gdy jest to kreator w magistrali) do pamięci 16-bitowej. Na początku cyklu oskarżacz musi ustawić adres na linii. LA<23...17> Aby wybrać blok pamięci w 128 kB. Jeśli sygnał nie jest dozwolony -Mem cs16.Cykl zostanie ukończony jako 8-bitowy (normalny lub rozszerzony), a cykl z 0 zegarów oczekiwania nie zostanie wykonany. Jeśli zasób zostanie rozwiązany sygnał -Mem cs16.Potem musi pozwolić na sygnał -0ws. W odpowiednim czasie po wydaniu sygnału poleceń -Memr. lub -Memw. Aby zakończyć cykl 0 cykli oczekujących. Podczas zakazania sygnału -0ws. Cykl jest zakończony jako normalny lub przedłużony. Uwagi: Jeśli sygnał -0ws. Dozwolone przez zasób dostępu, oskarżacz nie wymaga rozdzielczości sygnału I / O CH RDY - Jest ignorowany. Tylko sygnał -0ws. jest na oponie JEST. synchroniczny w odniesieniu do SYSCLK. Sygnał. Funkcje dla płyt zewnętrznych Opłata zewnętrzna, która przechwytuje magistrala wykonuje cykl dostępu od 0 cyklu oczekującego tak jak centralny procesor. Normalny cykl może być wykonany z CPU lub płyty zewnętrznej (jeśli jest właścicielem magistrali) podczas uzyskiwania dostępu do 8- lub 16-bitowych UVV lub pamięci. Po wydaniu sygnału adresu do opony, Master umożliwia sygnałom poleceń -Memr., -Memw., -Nie / lub. lub -I / ow.. W odpowiedzi zasób musi zezwolić na sygnał I / O CH RDYw odpowiednim czasie, ponieważ w przeciwnym razie cykl zostanie zakończony jako przedłużony. Rozkład I / O CH RDY Sprawia, że \u200b\u200bmistrz ukończy cykl przez określony czas (okres ten jest okresem Koint SYSCLK.Ale nie zsynchronizowany z nim). Czas trwania normalnego cyklu zależy od czasu rozdzielczości sygnałów -Memr., -Memw., -Nie / lub. lub -I / ow. który z kolei zależy od wielkości danych i adresu zasobu dostępu. Rozszerzony cykl może być wykonany z procesora lub płyty zewnętrznej (jeśli jest właścicielem autobusu) podczas uzyskiwania dostępu do 8- lub 16-bitowych UVV lub pamięci. Kreator w autobusie wykonuje wydłużony cykl, jeśli dostępny jest dostęp do dostępu, nie zezwala na odpowiedni czas po rozwiązaniu sygnału poleceń I / O CH RDY. Master nadal umożliwia sygnał poleceń, aż zasób jest dozwolony I / O CH RDY. Okres czasu rozszerzonego cyklu jest również Kathen SYSCLK. Sterownik regeneracji próbuje uchwycić oponę po 15 μs z ostatniego cyklu regeneracji na dwa sposoby: jeśli centralny procesor posiada oponę, a następnie po zakończeniu wykonania bieżącego polecenia przesyła magistrali regulatora regeneracji; jeśli sterownik PDP posiada magistralę, opona zostanie przeniesiona do regulatora regeneracji tylko po zakończeniu cykli transferu danych sterownika PDP. Powołanie następujących sygnałów podczas cyklu regeneracji ma oryginalną interpretację: -Odświeżać. - Uchwała tego sygnału informuje początek cyklu regeneracji; Adres - regulator regeneracji wytwarza tylko sygnały na liniach adresowych SA<7...0>, pozostałe sygnały adresu nie są zdefiniowane; -Memr. - Sygnał -Memr. dozwolone przez regulator regeneracji, podczas gdy sygnał -SMEMR będzie dozwolony do płyty głównej; SD.<15...0> - Linie danych są ignorowane przez regulator regeneracji, a wszystkie zasoby na oponie są wymagane do przetłumaczenia ich wyjść przez linie danych w państwie trzecim; Sygnały te są ignorowane przez regulator regeneracji: -Mem cs16. -I / o cs16 Funkcje dla płyt zewnętrznych Gdy opłata zewnętrzna jest opona w autobusie, musi niezależnie rozwiązać sygnał -Odświeżać. Aby uruchomić cykl regeneracji pamięci. Normalny cykl regeneracji regulator regeneracji rozpoczyna się od rozdzielczości sygnału -Memr., w odpowiedzi zasób musi umożliwić sygnał I / O CH RDY W odpowiednim czasie, ponieważ w przeciwnym razie cykl zostanie zakończony jako przedłużony. Długość cyklu faktycznie definiuje tylko czas trwania sygnału -Memr.. Wydłużony cykl regulatora regulatora wykonuje, jeśli co najmniej jeden zasób dostępu nie pozwala na sygnał I / O CH RDY W odpowiednim czasie po rozdzielczości sygnału -Memr.. Kontroler regeneracji nadal rozwiązuje sygnał. -Memr. przed sygnałem I / O CH RDY będzie dozwolone przez wszystkie zasoby w autobusie. Okres czasu rozszerzonego cyklu jest również Kathen SYSCLK.Ale nie zsynchronizowany z nim. Cykl PDP jest podobny do cyklu dostępu, który wykonuje inny właściciel autobusu. Cykle PDP są rozpoczynane po rozdzielczości sygnału -Dack. Kontroler PDP. Rozmiar przesyłanych danych zależy od użytego kanału PDP: Kanały C 0 do 3 są zdefiniowane dla 8-bitowych przekazywania danych oraz kanały od 5 do 7 dla 16-bitowych przesyłek danych. Sygnały -Mem cs16. i -I / o cs16 jest ignorowany przez sam kontroler PDP, ale sygnały te używają bajtów przekładni na płycie głównej. Cykle PDP są wykonywane tylko między urządzeniami pamięci i we / wy. Sygnały adresowe generowane przez sterownika PDP zawierają tylko adres pamięci i nie zawiera adresu UVV. Proces przesyłania danych w cyklu PDP jest wykonywany w następujący sposób: Źródło danych ustawiają dane w magistrali, a odbiornik danych musi być gotowy do ich w tym samym czasie. Polecenia rekordowe i odczytywane są również dozwolone jednocześnie właściwy wybór Wskazówki dotyczące wysyłki. W tym przypadku sygnał czytania jest koniecznie rozwiązany wcześniej niż sygnał nagrywania, aby uniknąć zderzenia między buforami danych w dwóch zasobach. UVV, żądanie trybu PDP w magistrali pozwala na sygnał Drq. Odpowiedni kanał. Jeśli centralny procesor jest oponą na oponie, uwalnia kontroler autobusu PDP, który z kolei, powiadamia sygnał do rozdzielczości sygnału -Dack. Fakt, że rozpoczyna się cykl PDP. Ponieważ kontroler PDP generuje tylko adres pamięci, UVV powinien używać sygnałów -Nie / lub., -I / ow. i -Dack. Do odbierania lub przesyłania danych w trybie PDP. Cykl PDP zaczyna się od rozdzielczości sygnału -Dack. Odpowiedni kanał, a także sygnał Aen.. Rozdzielczość sygnału. Aen. Kontroler PDP powiadamia wszystkie zasoby w magistrale, które adresy i sygnały poleceń są generowane przez sterownik PDP, a nie centralny procesor, regulator regeneracyjny lub płyta zewnętrzna. Po rozwiązaniu sygnałów poleceń kontroler PDP analizuje sygnał I / O CH RDY Określić czas trwania cyklu. Jeśli cykl jest wydłużony, wtedy okres wydłużenia okresu dywersji SYSCLK.Chociaż nie zsynchronizowany SYSCLK.. Uwaga: Dane, które są rejestrowane w pamięci lub UVV muszą być prawdziwe, dopóki polecenie nagrywania zostanie rozwiązane i pozostanie true, zanim polecenie nagrywania jest zabronione. Normalny cykl jest wykonywany przez sterownik PDP dla 8- lub 16-bitowych przekazywania danych. Kontroler PDP umożliwia sygnałom -Memr., -Memw., -Nie / lub. i -I / ow.i pamięć, z którą przeprowadzana jest wymiana, musi zezwolić na sygnał I / O CH RDY W odpowiednim czasie, w przeciwnym razie cykl zostanie zakończony jako przedłużony. Rozdzielczość sygnału. I / O CH RDY sprawia, że \u200b\u200bkontroler uzupełnia cykl przez określony czas; Okres ten jest okresem Koint SYSCLK.Ale nie zsynchronizowany z nim. Czas trwania sygnałów rozdzielczości -Memr., -Memw., -Nie / lub. i -I / ow. Określa czas trwania całego cyklu, a ten czas trwania zależy od wielkości danych dla różnych przestrzeni adresowych. Rozszerzony cykl RTP jest wykonywany przez sterownik PPP, a także normalny cykl, z wyjątkiem tego, że sygnał jest wydłużony I / O CH RDY Niedozwolone w odpowiednim czasie po dozwolonym sygnale poleceń. Kontroler PDP nadal jest rozwiązywanie sygnałów poleceń, aż UVV rozwiązuje sygnał I / O CH RDY. Okres czasu, do którego cykl jest wydłużony w tym przypadku okres skrócenia SYSCLK.Chociaż nie synchroniczny SYSCLK.. Uwaga: Sygnały adresowe LA<23...0> Podczas zwykłego cyklu dostępu należy nagrywać w rejestrze zasobów dostępu do zapamiętania adresu w całym cyklu. W przeciwieństwie do zwykłych cykli, podczas wykonywania cykli PDP, sygnały adresowe są prawdziwe w całym cyklu PDP. UWAGA! Kanały PDP używane przez zewnętrzne przechwytywanie opon muszą być zaprogramowane w trybie kaskadowym. Każda opłata zewnętrzna zainstalowana w gnieździe może być wąsami w magistrali ISA. Opłata zewnętrzna przechwytywania opon powinna rozpocząć się od rozdzielczości sygnału Drq. Kanał PDP, wstępnie zaprogramowany w trybie Cascade. Kanał PDP zaprogramowany w trybie Cascade uważa, że \u200b\u200bwszystkie cykle PPP były wykonywane przez zasób zewnętrzny - w tym przypadku za pomocą płyty zewnętrznej. Kontroler PDP spełnia płytę do rozdzielczości zewnętrznej sygnału -Dack.; Opłata zewnętrzna w odpowiedzi na -Dack. Umożliwia sygnał. -Mistrz. Po rozwiązaniu sygnału -Mistrz Opłata zewnętrzna powinna poczekać na chwilę, po czym może rozpocząć cykle dostępu.

W tym artykule chcemy powiedzieć o tym raz dobrze znany, ale teraz rzadko używany technologii technologii - ISA, a także technologii EISA podobnej do niego.

ISA jest przestarzałym standardem opona systemowa oraz opony wejściowe / wyjściowe Osobiste komputery z kompatybilne z IBM stosowane w latach 80-tych - na początku lat 90-tych. Skrót ISA odszyfrowany jako architektura standardowa branżowa (standard architektury przemysłowej). Nazwa ta jest już wskazana, że \u200b\u200bopona w tym czasie była rzeczywistym standardem i została podjęta w użyciu prawie wszystkich producentów sprzętu komputerowego.

8-bitowa ISA jest jedną z najstarszych technologii PC, które pojawiły się niemal jednocześnie z pierwszymi komputerami architektury IBM. Jego wdrożenie dozwolone użytkownikom łączą dodatkowe urządzenia w szczelinach rozszerzających. Po raz pierwszy oponowano opona w systemach opartych na procesorze Intel 8088 (PC i PC / HT) z powrotem w 1981 roku. Później, dla procesora 80286 (PC / AT), w celu pełnego wdrożenia jego możliwości, w 1984 roku został opracowany 16-bitowy ISA.

W ten sposób istnieją 2 główne wersje opony - 8-bitowe i 16-bitowe. Były też pojedyncze próby niektórych programistów do wprowadzenia oryginalnych opcji 32-bitowych, ale nie były rozpowszechnione.

Opona miała kilka szczelin rozszerzeń, z których liczba w systemach XT / w systemach wahała się od 3 do 8, w którym użytkownik może wstawić dodatkowe urządzenia - deski przedłużające. Jednocześnie, w taki sposób, w którym można włączyć do niego urządzenia 8-bitowe urządzenia. 16-bitowa szczelina opony jest tylko nieco dłuższa niż 8-bitowa i ma 98 kontaktów; 8-bitowa gniazdo wersji ma 62 kontakty.

Maksymalna przepustowość 16-bitowej opony wynosi nieco ponad 8 MB / C. Urządzenia włożone do szczeliny rozszerzającej, dzięki 24-adresowej linii magistrali można rozwiązać 16 MB pamięci. Ponadto obsługuje 16 przerwań sprzętowych, krótki opis, którego prowadziliśmy w artykule poświęconym IRQ.

W pierwszych wersjach ISA pracował na tej samej częstotliwości z procesorem. Jednakże, w kolejnych implementacjach ze względu na fakt, że częstotliwość procesorów znacznie wzrosła, opona była w stanie pracować z oddzielnym generatorem zegara.

Szczeliny ekspansji ISA: 1 - dwa 8 bitów i 2 - trzy 16-bit

Czym wygląda jak gniazdo ekspansji ISA. Płyta główna z dwoma 8-bitowymi szczelinami i trzema 16-bitowymi szczelinami.

Zalety opon:

1. Porównawcza prostota projektu.
2. Niezawodność.
3. Szerokie wsparcie producentów.

Niemniej jednak miała i wiele poważnych niedociągnięćktórzy poprosił o odmowę użycia go:

1. Niska prędkość.
2. Mały kawałek.
3. Brak pełnego wsparcia dla funkcji Mastering Autobus.
4. Brak automatycznej konfiguracji urządzenia. Urządzenia ISA zostały skonfigurowane ręcznie za pomocą skoczków i przełączników.

EISA - Ulepszona wersja ISA

Te niedociągnięcia zostały zaprojektowane w celu wyeliminowania autobusu EISA (rozszerzona ISA, tj. Rozszerzona ISA). Wielu znanych producentów sprzętu komputerowego, takie jak komputer Compaq, Epson, Hewlett-Packard, NEC, Zenit i niektórzy inni uczestniczyli w swoim rozwoju.

Rozszerzona ISA - Extended ISA

EISA od samego początku była ustawiona jako następca ISA, a nie jako jego konkurenta. Dlatego był w pełni kompatybilny z urządzeniami ISA. Urządzenia EISA miały być włożone do szczeliny tej samej długości, co 16-bitowe gniazdo ISA, ale różniło się w obecności dodatkowego złącza. Obsługiwał funkcję Mastering Master dla urządzenia, co pozwoliło na przesyłanie dowolnej sterowania magistrali Board w gnieździe rozszerzeń. Obsługiwane również automatyczną konfigurację urządzenia. Jednak było ograniczone, ponieważ w tym celu użytkownik został zaproponowany specjalnym narzędzie do oprogramowaniaoraz najnowsze systemy operacyjne, takie jak Windows 95, nie były w stanie automatycznie skonfigurować urządzenia EISA.

Teoretyczna przepustowość EISA wynosiła 32 MB / C, jednak w praktyce, z powodu kosztów ogólnych protokołów transportowych, było około 20 MB / s.

Pod koniec lat osiemdziesiątych, w okresie języka 80386 i 486 w oparciu o procesorów 80386 i 486, EISA wydawała się bardzo obiecująca i udało się "usunąć z drogi", a następnie alternatywny projekt z IBM - autobus MCA. Ale czas jego aktywnej aplikacji okazał się stosunkowo krótki. Dzięki wprowadzeniu współczynnika formularza ATX, a także popularność lokalnej technologii opon, opony ISA i EISA praktycznie wyłoniły się z wykorzystaniem przez tak nowoczesny opona lokalnajak PCI. Niemniej jednak złącza ISA i EISA nadal można znaleźć płyty główne.och, gdzie PCI służył jako główna opona.

Wniosek

W tym artykule prowadziliśmy krótki opis opon ISA i EISA, powiedział o ich historii i zasadach pracy. Stały się ważnym kamieniem milowym w rozwoju opon we / wy i mają wielki wpływ na rozwój takich nowoczesnych opon I / O, takich jak PCI Express i AGP. Architektura standardowa przemysłu jest nadal stosowana na wielu starych komputerach, a urządzenia ISA nadal stosują się w wielu obszarach.

Autobus, jak wiesz, jest faktycznie zestaw przewodów (liniowych) łączących różne elementy komputera do dostarczania ich do podawania i wymiany danych. W oponie "Minimum Configuration" ma trzy typy linii:

• linie kontrolne;
• adresowanie linii;
• linie danych.

Urządzenia podłączone do magistrali są podzielone na dwie główne kategorie - magistrali mistrzów i niewolników autobusowych. Magistrów autobusów to urządzenia, które mogą kontrolować działanie opony, tj. Zainicjować nagrywanie / czytanie itp. Układy autobusowe - odpowiednio urządzenia, które mogą odpowiedzieć tylko na żądania. To prawda, że \u200b\u200bnadal są "inteligentni słudzy" (inteligentni niewolnicy), ale potrafimy je jasności. Cóż, w rzeczywistości wszystko, co musisz wiedzieć o oponach, aby zrozumieć, co zostanie omówione dalej.

IBM w 1981 roku wprowadził nową oponę do użytku w komputerach PC / XT. Opona była niezwykle prosta konstrukcja, zawierała 53 linie sygnałowe i 8 linii energetycznych i była synchroniczna opona 8-bitowa z przerywaniem parytetu i dwustronnego (przerwanie wyzwalacze), przy użyciu przerywania żądań urządzeń, zmieniając stan odpowiedniej linii IRQ . na 1 lub z powrotem. Taka organizacja żądań przerwania umożliwia korzystanie z każdej przerwy tylko do jednego urządzenia. Ponadto opona nie obsługuje dodatkowych mistrzów magistrali, a jedynymi urządzeniami sterującymi oponami były procesor DMA i kontroler DMA.

Wadki opony wynikające z prostoty projektu są oczywiste. Więc do użytku komputery IBM.-AT ("Zaawansowana technologia") w 1984 roku została przedstawiona nowa wersja Opony zwane następnie ISA. Utrzymywanie zgodności ze starymi 8-bitowymi deskami przedłużającymi, nowa wersja opony ma wiele znaczących korzyści, takich jak:

• dodawanie 8 linii danych dozwolone 16-bitowe udostępnianie danych;
• dodawanie 4 linii adresowych umożliwiło zwiększenie maksymalnego rozmiaru pamięci adresowanej do 16 mV;
• dodano 5 dodatkowych linii IRQ trigger;
• wdrożono częściowe wsparcie dla dodatkowych mistrzów autobusów;
• częstotliwość opon zwiększa się do 8 MHz;
• przepustowość osiągnęła 5,3 mV / s.

Wdrożenie magistrali Mastering nie był szczególnie udany, ponieważ na przykład prośba o zwolnienie opony ("Autobus Hang-off") do obecnego magistrali został przetworzony przez kilka zegarów, ponadto każdy kapitan musiał okresowo uwalniać Opona, aby włączyć aktualizację pamięci (odświeżanie pamięci) lub aktualizować się. Aby zapewnić kompatybilność wsteczną z 6-bitowymi płatnościami, większość nowych funkcji została wdrożona przez dodanie nowych linii. Ponieważ przytoczono na podstawie procesora Intel 80286, który był znacznie szybszy niż 8088, musiał dodać oczekiwania generatora stanu (generator oczekiwania). Aby ominąć ten generator, używany jest wolna linia (kontakt B8 teraz- "No Waitt State") oryginalnego 8-bitowego magistrali. Podczas instalacji tej linii w 0, oczekiwania są pomijane. Zastosowanie linii źródłowych opon dozwolonych programistom do wykonania 16-bitowych i 8-bitowych "szybkich" opłat.

Nowy gniazdo zawierał 4 nowe linie adresowe (LA20-LA23) i kopie trzech młodszych linii adresowych (LA17-LA19). Potrzeba takiego powielania powstał ze względu na fakt, że linie adresów HT były liniami z opóźnieniem (zatrzaskowane linie), a te opóźnienia doprowadziły do \u200b\u200bzmniejszenia wydajności urządzeń peryferyjnych. Korzystanie z duplikatu zestawu docelowych linii dozwolonych 16-bitowej mapy na początku cyklu w celu określenia tego, co odwołuje do niego i wysłać sygnał, który może przeprowadzić 16-bitową wymianę. W rzeczywistości jest to kluczowy punkt w zapewnianiu kompatybilności wstecznej. Jeśli procesor próbuje przeprowadzić 16-bitowy dostęp do płyty, można to zrobić tylko wtedy, gdy otrzyma odpowiednią odpowiedź IO16 z niego. W przeciwnym razie chipset inicjuje dwa 8-bitowe cykle dwu-bitowe zamiast jednego cyklu 16-bitowego. I wszystko było w porządku, ale linie adresowe bez opóźnienia tylko 7, więc opłaty za pomocą zakresu adresów są mniejsze niż 128 kB, nie mogły ustalić, czy adres przesyłany jest w ich zakresie adresów, a odpowiednio wysłać odpowiedź IO16 . Tak więc wiele desek, w tym płyty EMS, nie mogło użyć 16-bitowej wymiany. Dowiedz się więcej o funkcjonowaniu magistrali ISA można znaleźć w opisie.

Pomimo braku oficjalnych standardów i technicznych "najważniejszych" bus ISA przekroczył potrzeby przeciętnego użytkownika próbki z 1984 roku oraz "domeny" IBM na rynku komputery masowe doprowadziły do \u200b\u200bfaktu, że producenci płyt przedłużaczy i klonów przy przyjęciu ISA dla standardu. Taka popularność opony doprowadziła do faktu, że gniazda ISA nadal występują w ogóle pLASTEPS SYSTEM.ach, a opłaty ISA są nadal produkowane. Prawda, Microsoft w specyfikacji PC99 przewiduje odmowę ISA, ale, jak mówią, zanim trzeba żyć.

Opony ISA i EISA

Opona ISA była pierwszą znormalizowaną magistralą systemową (oznacza Architektura standartowa branży) I przez wiele lat był standardem w dziedzinie PC. A nawet dzisiaj złącza tej opony można znaleźć na niektórych płytach systemowych.

Opona 8-bitowa

W 8-bitowej oponie z 1981 r. (8-bitowa magistrala ISA), która znajduje się w komputerach HT-Generation. 8-bitowa opona ma 62 linie, które można znaleźć na jego szczelinach. Obejmują 8 linii danych, 20 linii adresowych, 6 linii żądania przerwania. Funkcje opony w częstotliwości 4,77 MHz. 8-bitowy magistrala ISA jest najwolniejszym ze wszystkich opon systemowych (przepustowość wynosi tylko 1,2 MB na sekundę), więc od dawna jest już dawno nieaktualne, a zatem nie jest używany w dowolnym miejscu, i z wyjątkiem tego, że około - bardzo rzadko (na przykład , Niektóre karty Tuner FM może mieć 8-bitowy interfejs ISA, ponieważ jest używany tylko do sterowania, a nie do przesyłania danych, a jego prędkość jest niekrytyczna).

16-bitowa opona

Dalszy rozwój ISA był 16-bitową oponę, zwaną także w autobusie, który został po raz pierwszy użyty po raz pierwszy w 1984 roku. Jeśli spojrzysz na swoje automaty (przepraszam, proszę, za słaba jakość Rysunek), zobaczysz, że składają się z dwóch części, z których jeden (duży) całkowicie kopiuje 8-bitowe szczeliny. Dodatkowa część zawiera 36 kontaktów (opcjonalnie 8 linii danych, 4 linie adresowe i 5 linii IRQ oraz kontakt nowego sygnału SBHE). Na tej podstawie można zainstalować krótkie 8-bitowe tablice w złączy nowego magistrali (czynią to wręcz przeciwnie, to niemożliwe). Przypisanie 16-bitowych konkluzji szczelinowych podano w poniższej tabeli.

Wniosek (strona lutowania)	Sygnał	Wartość	Wniosek (strona instalacji)	Sygnał	Wartość
B1.	Gnd.	Wylądować	A1.	I / O CK CK	Kontrola kanału wejścia / wyjścia
B2.	Res drv.	Resetuj sygnał.	A2.	D7.	Linia danych 8.
B3.	+5 V.	+5 V.	A3.	D6.	Linia danych 7.
B4.	IRQ9.	Kaskadowy kontroler przerwań	A4.	D5.	Linia danych 6.
B5.	-5 V.	-5 V.	A5.	D4.	Linia danych 5.
B6.	Drq2.	Żądanie DMA 2.	A6.	D3D.	Linia danych 4.
B7.	-12 V.	-12 V.	A7.	D2.	Linia danych 3.
B8.	Res.	Komunikacja z pamięcią bez czasu oczekiwania	A8.	D1.	Linia danych 2.
B9.	+12 V.	+12 V.	A9.	D0.	Linia danych 1.
B10.	Gnd.	Wylądować	A10.	I / O CH RDY	Kontrola gotowości I / O kanału
B11.	Smemw.	Dane są rejestrowane w pamięci (do 1 MB, s oznacza małe)	A11.	Aen.	Włączona adres, kontrola opon z kontrolą CPU i DMA
B12.	Smemr.	Dane są odczytywane z pamięci (do 1 MB, S oznacza małe)	A12.	A19.	Linia adresowa 20.
B13.	Iow.	Dane są rejestrowane w porcie we / wy	A13.	A18.	Linia adresowa 19.
B14.	Ior.	Dane są odczytywane z portu we / wy	A14.	A17.	Linia adresowa 18.
B15.	Dack3.	DMA-AckNowdge (Potwierdzenie) 3	A15.	A16.	Linia adresowa 17.
B16.	Drq3.	Poproś DMA 3.	A16.	A15.	Linia adresowa 16.
B17.	Dack1.	DMA-AckNowdge (Potwierdzenie) 1	A17.	A14.	Linia adresowa 15.
B18.	IRQ1.	Żądanie przerwań 1.	A18.	A13.	Linia adresowa 14.
B19.	Odświeżać.	Regeneracja pamięci	A19.	A12.	Linia adresowa 13.
B20.	CLC.	System TACT 4,77 MHz	A20.	A11.	Linia adresowa 12.
B21.	IRQ7.	Żądanie przerwań 7.	A21.	A10.	Linia adresowa 11.
B22.	IRQ6.	Żądanie przerwań 6.	A22.	A9.	Linia adresowa 10.
B23.	IRQ5.	Żądanie przerwań 5.	A23.	A8.	Linia adresowa 9.
B24.	IRQ4.	Żądanie przerwań 4.	A24.	A7.	Linia adresowa 8.
B25.	IRQ3.	Żądanie przerwań 3.	A25.	A6.	Linia adresowa 7.
B26.	Dack2.	DMA-AckNowdge (potwierdzenie) 2	A26.	A5.	Linia adresowa 6.
B27.	T / C.	Liczba końcowa sygnalizuje koniec transformacji DMA	A27.	A4.	Linia adresowa 5.
B28.	Ale.	Włączony zatrzask adresowy, adres dystrybucyjny / dane	A28.	A3.	Linia adresowa 4.
B29.	+5 V.	+5 V.	A29.	A2.	Linia adresowa 3.
B30.	OSC.	Takt oscylatora (14.31818 MHz)	A30.	A1.	Linia adresowa 2.
B31.	Gnd.	Wylądować	A31.	A0.	Linia adresowa 1.
D1.	MEM CS 16.	Wybierz chip pamięci	C1.	Sbhe.	System magistrali wysokiej włączony, sygnał dla 16-bitowych danych
D2.	I / O CS 16	Karta I / O z 8 bitami / 16-bitowymi transferami	C2.	LA23.	Linia adresowa 24.
D3.	IRQ10.	Żądanie przerwania 10.	C3.	LA22.	Linia adresowa 23.
D4.	IRQ11.	Żądanie przerwań 11.	C4.	LA21.	Linia adresowa 22.
D5.	IRQ12.	Żądanie przerwań 12.	C5.	LA20.	Linia adresowa 21.
D6.	IRQ13.	Żądanie przerwań 13.	C6.	LA19.	Linia adresowa 20.
D7.	IRQ14.	Żądanie przerwania 14.	C7.	LA18.	Linia adresowa 19.
D8.	Dack0.	DMA - potwierdzenie (potwierdzenie) 0	C8.	LA17.	Linia adresowa 18.
D9.	Drq0.	Żądanie DMA 0.	C9.	MEMR.	Czytanie danych z pamięci
D10.	Dack5.	DMA-AckNowdge (potwierdzenie) 5	C10.	MEMW.	Nagrywaj dane w notatce
D11.	Drq5.	Żądanie DMA 5.	C11.	SD8.	Linia danych 9.
D12.	Dack6.	DMA-AckNowdge (Potwierdzenie) 6	C12.	SD9.	Linia danych 10.
D13.	Drq6.	Żądanie DMA 6.	C13.	Sd10.	Linia danych 11.
D14.	Dack7.	DMA-AckNowdge (Potwierdzenie) 7	C14.	SD11.	Linia danych 12.
D15.	Drq7.	Żądanie DMA 7.	C15.	Sd12.	Linia danych 13.
D16.	+5 V.	+5 V.	C16.	SD13.	Linia danych 14.
D17.	Mistrz	Busmaster Signal.	C17.	SD14.	Linia danych 15.
D18.	Gnd.	Wylądować	C18.	SD15.	Linia danych 16.

Wdrożenie magistrali Mastering nie było szczególnie udane, ponieważ na przykład żądanie hang-off) do bieżącego magistrali Master został przetworzony przez kilka zegarów, ponadto każdy Master musiał okresowo zwolnić oponę, aby włączyć aktualizację pamięci (pamięć Odśwież) lub zaktualizuj siebie. Aby zapewnić kompatybilność wsteczną z 6-bitowymi płatnościami, większość nowych funkcji została wdrożona przez dodanie nowych linii. Ponieważ przytoczono na podstawie procesora Intel 80286, który był znacznie szybszy niż 8088, musiał dodać oczekiwania generatora stanu (generator oczekiwania). Aby ominąć ten generator, używany jest wolna linia (styk b8) oryginalnego 8-bitowego magistrali. Podczas instalacji tej linii w 0, oczekiwania są pomijane. Umożliwił to deweloperzy do wykonania 16-bitowych i 8-bitowych szybkich desek.

Nowy gniazdo zawierał 4 nowe linie adresowe (LA20-LA23) i kopie trzech młodszych linii adresowych (LA17-LA19). Potrzeba takiego powielania powstał ze względu na fakt, że linie adresów HT były liniami z opóźnieniem (zatrzaskowane linie), a te opóźnienia doprowadziły do \u200b\u200bzmniejszenia wydajności urządzeń peryferyjnych. Korzystanie z duplikatu zestawu docelowych linii dozwolonych 16-bitowej mapy na początku cyklu w celu określenia tego, co odwołuje do niego i wysłać sygnał, który może przeprowadzić 16-bitową wymianę. W rzeczywistości jest to kluczowy punkt zapewnienia zgodności odwrotnej. Jeśli procesor próbuje przeprowadzić 16-bitowy dostęp do płyty, można to zrobić tylko wtedy, gdy otrzyma odpowiednią odpowiedź IO16 z niego. W przeciwnym razie chipset inicjuje dwa 8-bitowe cykle dwu-bitowe zamiast jednego cyklu 16-bitowego. I wszystko było w porządku, ale linie adresowe bez opóźnienia tylko 7, więc opłaty za pomocą zakresu adresów są mniejsze niż 128 KB, nie mogły ustalić, czy transaktywny adres jest w ich zakresie adresów, a odpowiednio wysłać odpowiedź IO16. Tak więc wiele desek, w tym płyty EMS, nie mogło użyć 16-bitowej wymiany.

Dane bajtu danych za pośrednictwem magistrysu ISA występują w następujący sposób: Po pierwsze, adres komórki pamięci RAM lub portu urządzenia we / wy jest ustawione na magistrali adresowej, gdzie bajty powinny być przesyłane, wyświetlany jest bajt danych na linii danych. Możliwe jest opóźnienie zegarów oczekiwania i sygnał jest wysyłany do transmisji bajtu (zapis nagrywania) i nie jest znany, udało im się zarejestrować, czy nie. W związku z tym takt częstotliwości opon jest wybrany 8,33 MHz, aby nawet najbardziej powolne urządzenia były gwarantowane w celu uzyskania magistrali wymiany na magistrali (polecenia). Pojemność w tym samym czasie wyniosła 5,3 MB / s.

Pomimo braku oficjalnych standardów i technicznych "Raisins", autobus ISA przekroczył potrzeby przeciętnego Użytkownika z 1984 r., A popularność IBM na rynku komputerów masowych doprowadziła do producentów płyt przedłużających i klonów przy przyjętej ISA dla standardu. Taka popularność opony doprowadziła do faktu, że szczeliny ISA są nadal obecne na wielu nowoczesnych płytach systemowych, a karty do opony ISA są nadal produkowane (dlatego przedstawiliśmy w tym szczegółowo 12-bitowej opony ISA .

Prawda, w najnowszych specyfikacjach sprzętu komputerowego zaczęła być porzucona ze starej opony (w końcu ponad 15 lat w dziedzinie przemysłu komputerowego jest ogromny czas). Ale tym samym jest, że użytkownicy zgromadzili inną płytkę drukowaną z interfejsami ISA w tym czasie i nie chcą z nimi rozstać. Ponadto takie urządzenia o niskich prędkościach, takich jak modemy lub wolne karty sieciowe, nie wymagają wysokiej przepustowości opony, a korzystanie z bardziej nowoczesnych interfejsów nie daje żadnych specjalnych korzyści. I nikt nie produkuje producentów płyt głównych do swoich produktów na swoich produktach jeden lub dwa duże czarne automaty, zwłaszcza że trend wschodzący w wsparciu ISA może cieszyć się dużym popytem wśród właścicieli starych map. Więc ISA, najwyraźniej, nie pozostawił jeszcze i nie pójdzie tak szybko z pospiesznymi pozycjami, ponieważ może wydawać się na pierwszy rzut oka.

Opona EISA.

Potrzeba poprawy wydajności wraz z zapewnieniem kompatybilności doprowadziła do dalszego rozwoju opony ISA. Dlatego we wrześniu 1988 r. Compaq, Epson, Hewllett-Packard, NEC, WYSE, Zenith, Olivetti, AST Research i Tandy przedstawił 32-bitową rozbudowę opon z pełną kompatybilnością wstecz, która została nazwana EISA ( Rozszerzony ISA.). Główne cechy nowego interfejsu były następujące:

• Slot EISA jest w pełni kompatybilny z gniazdem ISA. Podobnie jak w przypadku 16-bitowej rozszerzenia, nowe możliwości dostarczane przez dodanie nowych linii. Ponieważ złącze ISA nadal się rozszerza, deweloperzy znaleźli oryginalne rozwiązanie: Nowe kontakty umieszczono między stykami oponami ISA i nie zostały wprowadzone do krawędzi złącza. Specjalny system występów na złączu i gniazda w przeciwnych miejscach na kartach EISA umożliwiły im (karty), aby przejść głębiej do złącza i połączyć się z nowymi kontaktami. Na "pierwszym piętrze" (górnej) tego dwupiętrowego budynku znajdują się kontakty już znanej ISA, podczas gdy na "drugim piętrze" (niższe) są nowe wnioski EISA. Z tego powodu karty ISA można włożyć do automatów EISA (ten ostatni nie włącza się do złącza, ponieważ nie mają slotu)
• EISA to 32-bitowy autobus, który w połączeniu z 8.33 MHz "AMI daje wydajność W 33 MB / s
• 32-bitowy adresowanie pamięci pozostawiono do rozwiązania do 4 GB pamięci (jak w rozszerzeniu ISA, nowe linie adresowe były bezzwłoczne)
• Automatyczne strojenie deski przedłużające, a także możliwość ich konfiguracji nie korzystają z przełączników DIP i oprogramowania
• Wspieraj możliwość ustawiania poziomu poziomu dwóch poziomów ( wywołany przez krawędź) przerywa, co pozwoliło na kilka urządzeń do użycia przerwania, jak w przypadku wielopoziomowego ( wywołany poziomem) Przerywanie
• Pomnożyć wsparcie magistrali
• Autobus EISA zapewnia wielkie zalety przy użyciu pamięci podręcznej

Jak widać z powyższego opisu, na potrzeby tego czasu wystarczyło.

Ważną cechą opony była możliwość dostępu do dowolnego magistrali do urządzenia pamięci lub urządzenia peryferyjnego, nawet jeśli mieli różne zrzuty opon. Mówiąc o pełnej odwrotnej zgodności z ISA, należy zauważyć, że karty ISA naturalnie nie wspierały oddzielenia przerwania, nawet włożone do złącza EISA. Jeśli chodzi o wsparcie mnożniczego magistrali, była to ulepszona i uzupełniona wersja takich dla ISA. Uczęszczał również na cztery poziomy priorytetów:

1. Zmiany aktualizacji pamięci
2. procesor
3. Adaptery opon

Był tam także arbiter opon EISA - tzw. Kontroler Perefirin (ISP, Zintegrowany system peryferyjnych systemu.), który przestrzegał zamówienia. Ponadto wylewa się inne urządzenie - Intel Bus Master Interface Chip (BMIC), który podążał za mistrzem, który ma zostać uruchomiony na oponie. Przez pewną liczbę zegarów, master został usunięty z opony, a wygenerowano niepłożony przerwanie.

Nie doprowadzę do zadania konkluzji szczeliny EISA, ponieważ autobus EISA nie otrzymał tak dużej dystrybucji jak ISA i od dawna umarł. Możesz go znaleźć tylko w wystarczającej ilości starożytnych komputerach.

Komputery kompatybilne. Używany do podłączenia standardowych płyt rozszerzających ISA. Strukturalnie wykonywane w postaci złącza 62 lub 98-stykowego na płycie głównej.

Wraz z pojawieniem się płyt głównych ATX, autobus ISA przestał być szeroko stosowany w komputerach, chociaż znaleziono opłaty ATX PCI i jeden (lub dwa) porty ISA. Ale podczas gdy nadal można znaleźć w starych -computers, a także w komputerach przemysłowych.

W przypadku systemów wbudowanych istnieje opcja układu magistrali ISA, charakteryzująca się odpowiednim złączem - autobusem PC / 104.

Historia

Karta wideo na magistrali ISA (Trident 512K)

Po raz pierwszy opona ISA pojawiła się na komputerach IBM PC / XT w 1981 roku. Była to 8-bitowa opona z częstotliwością zegara 4,77 MGTI szybkości transmisji danych 4,77 MB / s. Złącze składało się z 62-kontaktów, 8 z nich - dla danych, liniami adresowymi 20-liniową, 6 - do przerwania z IRQ2 do IRQ7.

W 1984 roku opona została ulepszona - stała się w stanie przesyłać 16-bitowe dane dla taktu, zwiększyło częstotliwość zegara do 8 MHz, wielkość pamięci adresowanej została zwiększona z 4 MB do 16 MB. Złącze wzrosło o 36 kontaktów, podczas gdy pozostał zgodny z 8-bitowymi mapami przedłużającymi, 16 linii zostały teraz przypisane do danych, pod adresem 24 linii i pod przerwami 11 linii autobusowych.

W konsorcjum dziewięciu komputerów Producenci: (AST Research, Epson, NEC, EISA.

W roku Microsoft ulepszył autobus i opracował ISA PNP (Wtyk and Play), co pozwoliło na system operacyjny określać przypisaną przerwę dla urządzenia.

Interfejs ISA był główny w systemach przestarzałych typów. W nowych budynkach współczynnika formy 1997 r. Ten interfejs jest zwykle nieobecny.

Spinki do mankietów

Fundacja Wikimedia. 2010.

Oglądaj, co jest "opona ISA" w innych słownikach:

Termin ten ma inne wartości, patrz ISA (Wartości). 5 złączy 16-bitowe i 1 złącze 8-bitowe ISA ISA Tire (z architektury standardowej w języku angielskim, ISA Bus, Pr ... Wikipedia

Komputerowy magistrala autobusowa do ekspansji używana na mapie systemowej komputerów lub sterowników przemysłowych, aby dodać urządzenia (płyty) do komputera. Istnieje kilka rodzajów: komputery osobiste ISA 8 i 16 wyładowania, ... ... Wikipedia

opona z małą ilością linii - Personalny magistrala komputerowa do podłączenia urządzeń, które nie są wymagające prędkości przesyłania danych: Boot ROM (Bootrom), porty szeregowe i równoległe (COM, LPT), klawiatura, mysz, sterownik napędu dyskietek, różne ... ...

Opona danych autobusowych przeznaczona do przesyłania informacji. W technik komputerowy Jest to zwyczajne odróżnić wnioski z urządzeń w tym celu: niektóre do transmisji informacji (na przykład w postaci sygnałów o niskim lub wysokim poziomie), inne dla wiadomości ... Wikipedia

Opona komputerowa, która przekazuje sygnały, które określają charakter wymiany informacji na autostradzie. Sygnały sterujące określają, co działa (czytanie lub rekordowe informacje z pamięci), synchronizują wymianę ... ... Wikipedia

Opona komputerowa Adres Magistrala używana przez centralny procesor lub urządzenia zdolne do inicjowania sesji DMA w celu wskazania fizycznego adresu Słowo RAM (lub początek bloku słów), do którego urządzenie może skontaktować się z ... Wikipedia

ISA: ISA przestarzały magistralę systemową IBM Kompatybilne kompatybilne z kompatybilnymi. ochrona Internetu Oraz serwer przyspieszenia Poprzednia nazwa produktu Microsoft Forefront Green Transport Gateway z Microsoft. Międzynarodowe Towarzystwo ... Wikipedia

opona w autobusie - Opona zaawansowanej technologii Interfejs systemu opracowany przez IBM dla IBM PC w serii jest rozwój interfejsu systemu magistrali XT, zapewnia kompatybilność z nim. Interfejs wykorzystuje 16 danych Autobus rozładowywania, 24 ... ... Techniczny katalog translatora

opona EISA. - Rozszerzona architektura przemysłowa Architektura magistrali PC, rozszerzenie możliwości magistrali ISA z 16 do 32 x rozładowani. Autobus PCI został szybko przesiedlony. Przedmioty technologia informacyjna Ogólnie rzecz biorąc, synonimy ... ... Techniczny katalog translatora

Złącza opony PCI. Ekspresowy (górny w dół: x4, x16, x1 i x16). Poniżej znajduje się zwykłe 32-bitowe złącze magistrali PCI. Termin ten ma również inne znaczenia, patrz opona. Opona komputerowa (z ... Wikipedia